专利名称：数据总线发送器的制作方法
技术领域：
本发明涉及用于两导线的差动数据总线的发送器，利用在该发送器的激活状态中的发送器可以在数据总线上外加一个支配的状态，而当连接到数据总线的所有的发送器是在无源的状态时它是在后退的(recessive)状态。
例如用于所谓的CAN数据总线的这种发送器的特征在于它们的激活状态，其中它们在数据总线上外加支配的(dominant)状态，设置数据总线的一条线路为高电平和设置该数据总线的另一条线路为低电平。当同时地实现时，几乎没有电磁辐射，因为一条总线的辐射以相反的符号补偿另一条总线的辐射。但是，实际上这个理想状态是不能实现的，特别是因为用于接通该信号到数据总线的晶体管不是理想的。反过来这具有这样的结果，特别地当在这两条数据总线线路接通和关闭该激活状态或者规定的电平时，存在通过数据总线的线路的电磁辐射。
在一些已知的发送器中，试图通过划分数据总线的终端电阻和连接划分的终端电阻之间的接合点到参考电位降低该辐射。这是真实的从而辐射可以减小但是它仍然足够的高，从而具有可能地干扰影响。
本发明的一个目的是以这样的方式改进在序言中描述的那类型的发送器当切换该状态时，进一步降低电磁辐射。
这个目的是这样实现的该发送器装备一个电容和转换装置，利用该装置该电容可以交替地耦合到一个电源或者两条数据总线线路之间，和在该发送器是在无源的状态的周期期间转换装置利用该电源充电该电容并且在发送器是在激活状态的周期期间耦合两条数据总线线路之间的电容。
与已知的发送器相比，其中一个电压源直接地连接到数据总线的线路，使得该支配的状态外加在该激活状态的该数据总线上，在发送器的激活状态相位期间，本发明使用的一个电容连接到该两数据总线线路。现在，不论两个电子转换器如何，利用它连接到数据总线的电容具有同等的转换特性。实际上，在该电容经过转换装置连接到双线的数据总线的瞬间，双线总线上的电压由流过该电容的电流独占地规定而不由电压源的电位规定；相反地，在根据本发明的发送器中该电容具有一个浮动电位。从而获得仅仅最小的电磁辐射，即使当该电容的两端不是完全同时地连接到该数据总线线路。
在发送器在无源的状态周期期间，利用电源例如电压或者电流源充电该电容。在从无源的状态转变为激活状态时，该电容断开电压源改为连接到两条数据总线线路。相反地，在从激活的状态转变为无源的状态时，该电容从数据总线线路切断并且改为连接到电源。
从而以非常简单的装置获得在两状态之间转换时在大范围内降低电磁辐射。
在按照权利要求2定义的本发明的实施例中，该转换装置是电子转换器，两个电子转换器提供用于连接到电压源和用于连接到两条数据总线线路。有利地，晶体管最好是按照权利要求5定义的DMOS晶体管使用作为本发明的另一个实施例中的电子转换器。DMOS晶体管在激活状态具有低内阻，以致颇小的接触电阻就能实现电容交替地切换至电压源或数据总线线路。
在该发送器不正确地工作的情况下，可能出现不变地试图发送支配的比特，这实际上不是按照传输标准。在这种情况下，在该数据总线线路上该电容具有高的容性负载。为了避免这种情况，按照权利要求6定义的两个二极管可以有利地提供用于这样的干扰情况，二极管防止在数据总线线路上的电容作为一个容性负载操作。
当DMOS晶体管使用作为电子转换器时，如权利要求7所定义的，可以有利地提供另外两个二极管，在短路的情况下二极管通过DMOS晶体管打开电流通路，因此在一条或者两条数据总线线路对于参考电位是短路的情况。这是通过按照权利要求7定义的另外的两个二极管防止的。
根据权利要求8定义的另一个实施例，另一个DMOS晶体管并联到连接该电容到数据总线线路的DMOS晶体管，在该支配的状态中该数据总线线路具有高电平，另一个DMOS晶体管以这样的方式并联到以DMOS晶体管形式的第五电子转换器(20)这个晶体管可以接通，而且在该数据总线的这线路(1)短路的情况下。在支配的状态下具有高电平的数据总线线路短路的情况下，连接这条线路到该电容的DMOS晶体管在一些情况下不再能够接通。可以有利地提供第五晶体管以便能够连接该线路到该电容，而且在这样的干扰情况。
由于用于转换该电容的电子转换器原则上是连接到该电压源或者基本上相似状态的两条数据总线线路，按照权利要求9定义的实施例有利地仅仅提供一个控制信号，但是对于两组电子转换器来说该控制信号被延迟一个小的范围。
根据本发明的数据总线发送器可以有利地特别地提供用于CAN总线(ISO11898)；满足对总线和对发送器的属性所加的所有的要求，虽然影响上面描述的小的电磁辐射。
从和参见在下文中描述的实施例的说明中本发明的这些和其它方面是明显的。
在附图
中该唯一的图表示根据本发明用于按照ISO11898的CAN数据总线的发送器的电路图。双线的和差动的数据总线在该图中以两个接合点1和2表示，代表双线的数据总线的虚的扩展。在该图中以CAN H表示第一线路1，它是在数据总线的支配的状态中具有高电平的线路。在该图中以CAN L表示第二线路2是在数据总线的后退的状态中具有低电平的线路。
在该图所示的实施例中，数据总线的终端电阻被分成两部分。因此，提供第一终端电阻3和第二终端电阻4，它们的接合点是经过电容5连接到一个参考电位0。由于终端电阻的划分，可以获得电磁辐射的降低。但是这个降低不为那么强，该电磁辐射不具有任何缺点。因此，在根据本发明的发送器中采取另一个预防措施，以便降低这个电磁辐射。
为此目的，提供一个电容6，它可以经过转换装置7，8，9和10另外连接到一个电压源11或者数据总线的双线1和2。
在该图所示的实施例中转换装置7，8，9和10是DMOS晶体管的形式，晶体管具有这样的优点在激活状态它们具有低电阻。
因此，提供P沟道DMOS晶体管7，它的源极连接到电压源11的正端子而它的漏极耦合到电容6的第一端。n沟道类型的第二DMOS晶体管8使得它的源极耦合到电压源11的负端子和参考电位。它的漏极耦合到电容6的第二端。DMOS晶体管7和8的栅极耦合到电压源12和13，它提供用于接通DMOS晶体管7和8的控制信号。
当两个DMOS晶体管7和8利用电压源12和30或者由这些信源提供的控制信号接通时，该电容6利用电压源11充电。这是在发送器为被动的状态时周期期间，即当发送器不在该数据总线上施加支配的状态时完成的。
提供作为转换装置另外两个第三和第四DMOS晶体管9和10使得它们的源极耦合到该电容的两端并且它们的漏极耦合到CAN数据总线的双线1和2。第三DMOS晶体管是P沟道类型的，而第四DMOS晶体管是n沟道类型的。而且这些DMOS晶体管可以利用提供控制信号的电压源14和15转换到激活状态。在该发送器是在激活状态时的那些周期期间，两个DMOS晶体管9和10积极地转换，在激活状态它在该数据总线上外加支配的状态。
电容6利用DMOS晶体管7和8另外连接到电压源11或者利用DMOS晶体管9和10连接到CAN数据总线的数据总线线路1和2是必要的。电容6从不同时地连接到电压源11和数据总线。
因为在上面已经说明了，当发送器是在无源的状态时电容6利用电压源充电。然后，晶体管7和8接通而晶体管9和10关断。当该发送器设置为该激活状态并且在该数据总线上外加一个支配的状态，晶体管7和8关断，随后晶体管9和10接通。然后充电的电容6连接到该数据总线并且在该数据总线上施加一个支配的状态。然后数据总线的双线1和2不耦合到固定的电位，正如在现有技术解决方案中的情况那样。该电容宁可具有一个浮动电位和两数据总线线路1和2的电压是由流过该电容6的电流独占地确定的。它从而也是在转换期间获得的，没有由于数据总线线路1和2引起的干扰电磁辐射，即使当DMOS晶体管9和10具有不同的转换特性。
正常地，支配的状态仅仅在固定的时间阶段期间施加在该数据总线上，在该期间电容6的充电足够在数据总线上施加支配的状态。在故障的情况下，可能发生在更长的阶段在该数据总线上施加支配的状态，根据CAN协议这是不允许的。该电容仅仅在有限的时间期间可以保持支配的状态。但是在这种情况下，电容6将代表条数据总线线路1和2之间的容性负载。为了防止这种情况，第一二极管16和第二二极管17安排在电容6和两条数据总线线路1和2之间。第一二极管16的阳极耦合到电容6的第一端，而第二二极管17的阳极耦合到该数据总线的第二线路2。因此也是在这样的情况下获得了在该发送器错误功能的情况下，用于该数据总线或者它的线路1和2的电容6不为容性负载工作。
由于在该数据总线线路的干扰信号，这例如可能由于短路或者电磁辐射引起，两数据总线线路的电位可能比电压源11的正端子的电位更高或者比它的负端的电位更低。当在该发送器的激活状态期间出现这种情况时，其中DMOS晶体管9和／或者10接通，在电容6的电位大约对应于该数据总线线路的电位。为了防止没有电流可以在电容6和在这种情况下的电压源之间流动，不管该电位差和DMOS晶体管7和8的内部的二极管，提供第三二极管18和第四二极管19。二极管18连接在两个DMOS晶体管7和9之间，并且它的阳极耦合到电压源11的正端子。二极管19连接在两个DMOS晶体管8和10之间，并且它的阳极耦合到CAN数据总线的第二线路2。
此外，提供第五DMOS晶体管20，它是n沟道型的并且与第三DMOS晶体管9并联，同时它的源极耦合到CAN数据总线的第一线路并且它的漏极耦合到电容6的第一端。第五DMOS晶体管20的栅极利用电流源15控制，在发送器激活状态下有效地转换晶体管10。
利用这个第五DMOS晶体管20获得了在线路1(CAN H)短路到该参考电位的情况下，这个线路1利用第五晶体管20可连接到该电容。实际上，在这样的短路情况下，p沟道MOSFET9可能不再接通，因为它的漏极与线路1已经连接到地，并且在接通状态下(即与源漏极)要求负的栅极-源极电压，但是其中比参考电位更负的电压是不可用的。
由于这个原因，使用冗余的n沟道MOSFET20与它并联，在正常情况下它通常可能不正确地接通，因为在正常情况下，CAN H(它的源极)传递太正的信号，但是在特定短路情况下，在此CAN-H=0V，晶体管20可以接通并且接替晶体管9的功能。
概括的讲，在正常情况下在有限的范围内晶体管9可以接通和晶体管20可以接通，而在短路情况CAN_H=0V，晶体管20和晶体管9可以在有限的范围内接通。可以在有限的范围接通的MOSFET是在它应该关闭时关断或者当它可以接通时接通，或者虽然它可以接通时不接通。迄今为止，它不干扰该工作。
在该图中，提供控制信号的四个电压源12，13，14和15提供用于作为转换装置的四个DMOS晶体管7，8，9和10以及用于可能有利地提供的DMOS晶体管20。控制信号的产生可以清楚地简化，仅仅一个控制信号提供用于控制所有的这些DMOS晶体管。但是，在发送器从激活的状态转变到无源的状态，在该控制信号加到两个DMOS晶体管7和8之前应该延迟该控制信号，而在发送器从无源的状态转变到激活状态，在该控制信号被用到另外的两个DMOS晶体管9和10之前应该延迟该控制信号。从而获得了在开始电容6从电压源分开，然后首先连接到该数据总线，或者相反地，首先从数据总线分开，然后连接到该电压源。当开始这样的延迟时，一个控制信号是足够的，因此实现了进一步简化。
概括的说，可能说明了由于使用该电容，它是通过电压源另外充电的或者连接到该数据总线，在存在发送器从有源状态转变到无源的状态或者相反的那些周期期间，可以降低电磁辐射。这是这样完成的在发送器的激活状态中，没有固定的电位施加在数据总线的双线1和2，但是它们连接到具有浮动电位的电容6。则在数据总线线路1和2中的电压本质上仅仅由流过电容6的电流确定。
权利要求
1．一种用于两导线差动的数据总线的发送器，支配的状态可以利用发送器的激活状态中的该发送器施加其该数据总线上，而当连接到该数据总线的所有的发送器是在无源的状态时，数据总线则是在后退的状态，其特征在于该发送器装备一个电容(6)和转换装置(7，8，9，10)，利用所述转换装置该电容(6)可以交替地耦合到一个电源(11)或者在两数据总线线路(1，2)之间，和在该发送器是在无源的状态时的周期期间，这种转换装置(7，8，9，10)利用电源(11)充电该电容(6)，并且在发送器是在激活状态时的周期期间，把电容(6)耦合两数据总线线路(1，2)之间。
2．根据权利要求1的发送器，其特征在于该转换装置(7，8，9，10)包括第一和第二电子转换器(7，8)，该电容(6)利用所述第一和第二电子转换器可连接到电源(11)的两端，和第三和第四电子转换器(9，10)，该电容(6)利用所述第三和第四电子转换器可连接到两数据总线线路(1，2)。
3．根据权利要求1的发送器其特征在于该电源是一个电压源(11)。
4．根据权利要求2的发送器，其特征在于该电子转换器是晶体管(7，8，9，10)。
5．根据权利要求3的发送器，其特征在于该晶体管是DMOS晶体管(7，8，9，10)。
6．根据权利要求1的发送器，其特征在于第一二极管(16)耦合在该电容(6)的第一端和该数据总线的第一线路(1)之间，而第二二极管(17)耦合在该电容(6)的第二端与该数据总线的第二线路(2)之间。
7．根据权利要求5的发送器，其特征在于第三二极管(18)耦合在该电压源(11)和该数据总线的第一线路(1)之间，而第四二极管(19)耦合在该电压源(11)与该数据总线的第二线路(2)之间。
8．根据权利要求5的发送器，其特征在于DMOS晶体管形式的第三电子转换器(9)并联到以DMOS晶体管形式的第五电子转换器(20)，利用第三电子转换器(9)该数据总线的线路(1)可连接到在支配的状态具有高电平的该电容(6)，使得所述晶体管可以接通，而且在该数据总线的这条线路(1)短路的情况下。
9．根据权利要求2的发送器，其特征在于提供用于控制该电子转换器(7，8，9，10)的控制信号，其中，在该发送器从激活的状态转变到无源的状态的情况下，在该控制信号加到第一和第二电子转换器(7，8)之前该控制信号被延迟了，并且在发送器从无源的状态转变到激活状态的情况下，在该控制信号加到第三和第四电子转换器(9，10)之前该控制信号被延迟了。
10．根据权利要求1的发送器，其特征在于该数据总线是一个CAN总线。
全文摘要
用于两导线的、差动的数据总线的一个发送器,利用在发送器的活动状态中的发送器支配的状态可以施加在数据总线上,并且当连接到该数据总线的所有的发送器在无源状态时,它们是在后退的状态,发送器装备一个电容(6)和转换装置(7,8,9,10),电容(6)利用转换装置可以交替耦合到一个电源(11)或者在两数据总线线路(1,2)之间,和发送器在无源状态周期期间,转换装置利用电源(11)充电电容(6),并且在发送器在激活状态的周期期间,耦合在两数据总线线路之间的电容(6)。
文档编号G06F13/40GK1281305SQ00122599
公开日2001年1月24日 申请日期2000年6月27日 优先权日1999年6月30日
发明者P·比林 申请人:皇家菲利浦电子有限公司