专利名称：暂时停止总线出现要求的方法
技术领域：
本发明涉及一种暂时停止总线出现要求的方法，尤其指用于控制芯片与中央处理器之间，暂时停止前端总线出现要求的方法。
一般来说，中央处理器具有多管线(Pipeline)设计，因此，中央处理器可同时处理多个要求。而为了搭配中央处理器的多管线设计，控制芯片也必须具有处理多个要求的能力。因此，控制芯片内必须存在一序列，用于暂时储存由中央处理器所发出的多个要求，并分别处理个别的要求。
然而，中央处理器以及控制芯片处理要求的能力都有一定的极限。当控制芯片同时处理要求的能力小于中央处理器(即，控制芯片同时处理要求的数目小于中央处理器)时，控制芯片就必须在适当的时机通知中央处理器，要求中央处理器暂时停止发出要求至控制芯片。因此，中央处理器就提供一阻止下一要求的信号线(Block Next Request，以下简称BNR信号线)，使得控制芯片能够限制中央处理器发出要求。当然，中央处理器也可自行以BNR信号线向其它装置(控制芯片)发出停止下一要求的动作。
请参照
图1，其为公知中央处理器与控制芯片之间BNR信号线的动作原理。在图1中，ADS信号由总线拥有者(Bus Owner)所发出的要求，此总线拥有者可为中央处理器或者控制芯片。假设此时总线拥有者为中央处理器，即中央处理器每发出一个要求，都会将ADS信号线拉至低电位一个周期，用于通知控制芯片一个新的要求已被中央处理器所发出。
如图所示，在第2周期时，中央处理器发出一个要求。而在此时，控制芯片发现其序列内的要求数目已经到达其极限了。因此控制芯片也会在第2周期利用BNR信号线发出一周期的低电位，用于通知中央处理器暂停发出下一个要求。由于中央处理器在第2周期检测(Sample)到BNR信号线已经被拉至低电位，因此第4周期即为中央处理器最后一个可发出要求的时间。即由第5周期开始中央处理器仅能够从会暂停发出要求。当中央处理器检测到BNR信号线上为低电位之后，其必须每隔二个周期检测BNR信号线，当BNR信号线被检测出高电位时，中央处理器才可以再发出新的要求。如图所示，在第4、6周期时，中央处理器检测到BNR信号线上均为低电位，即此时控制芯片尚无能力接收新的要求，因此，中央处理器不能够发出新的要求。而在第8周期时，中央处理器检测出BNR信号线已经在高电位，即控制芯片已经可以接收新的要求，因此，中央处理器可在第10周期开始发出新的要求。
同理，第16周期至第22周期也是另一个范例，要求总线拥有者暂停发出新的要求。见图1，利用驱动BNR信号线，可使得前端总线在第5周期至第9周期之间不会出现任何要求。同理，第19周期至第21周期之间也不会出现任何要求然而，为了要使得中央处理器能够暂停发出新的要求，控制芯片的设计者必须设计一驱动电路用于在适当的时机将BNR信号线拉低至低电位，使得中央处理器暂停发出新的要求。而此BNR信号线除了使得控制芯片多一个脚位之外，BNR信号线的驱动电路设计更会占去控制芯片的面积，而驱动电路也会消耗更多的电能。因此，如何运用中央处理器中BNR信号线之外的其它信号线来达到前端总线上不会出现任何新的要求即为本发明所要达成的目标。
本发明公开一种暂时停止总线出现要求的方法，用于主控装置以及控制装置之间的总线，包括下列步骤首先，控制装置驱动一条暂停主控装置发出要求信号线；以及在暂停该主控装置发出要求信号线的驱动时间及其下一周期之内，禁止控制装置发出任何要求。
根据上述构想，此主控装置可为中央处理器，桥接装置可为控制芯片，而暂停主控装置发出要求信号线可为总线优先权信号线，也即BPRI信号线。
本发明还公开一种暂时停止总线出现要求的方法，用于一中央处理器以及一控制芯片之间的一前端总线，包括下列步骤控制芯片驱动一暂停该中央处理器发出要求信号线；以及在开始驱动该暂停该中央处理器发出要求信号线之后二个周期至停止驱动该暂停该中央处理器发出要求信号线之后二个周期的时间之内，禁止该控制芯片发出任何要求。
根据上述构想，该暂停该中央处理器发出要求信号线可为一总线优先权信号线(BPRI信号线)，而该控制芯片可为一桥接芯片。
如图所示，在第1、3周期时，中央处理器各发出一个要求。而在第3周期时，控制芯片需要提供实时的要求，因此，在第4周期控制芯片将BPRI信号线拉至低电位，用于通知中央处理器准备接收控制芯片的要求。由于中央处理器在第4周期检测(Sample)到BPRI信号线已经被拉至低电位，因此其不能够阻止第5周期的要求发出，因此，中央处理器仅能够从第6周期开始等待控制芯片发出要求。在本范例中，控制芯片在第11周期发出一个要求后在第12周期将BPRI信号线由低电位拉至高电位。此即意味着，第13周期的要求为控制芯片所发出最后一个要求。因此，中央处理器在第13周期检测到BPRI信号线已回到至高电位后，中央处理器在第15周期之后开始又可以向控制芯片发出新的要求。
由上述可知，BPRI信号线的功能让中央处理器以外的装置能够将实时的要求通知中央处理器，以免造成中央处理器长时间的占用前端总线，而影响控制芯片的效率。相关运用可参见2000年11月7日公开，Micron Technology公司所拥有的美国专利号码“6,145,040”的专利“分配计算机总线频宽的方法与装置”。此专利公开一总线控制器用于监视总线频宽，并利用BPRI信号线强制分配一部份的总线频宽提供至要求装置(Requester)，而另一部份的频宽则提供给目标装置(Target)。并且在一预定时间之内(During a defined period)监视要求装置以及目标装置的使用量(即二个别装置在总线上发出要求所占用的时间)，并以BPRI信号线来动态的调整二装置使用总线的时间。
根据上述的美国专利，如图3的绘示，可以明确得知，总线制器在固定的时间将BBPRI信号线拉至低电位，使得要求装置可以发出要求。并利用此一机制来达成目标装置使用5/6的总线频宽，而要求装置使用1/6的总线频宽。当然，总线控制器可以动态的分配此二装置占用总线频宽的比例。
上述的说明公开BPRI信号线在前端总线上的功能，除了可使控制芯片发出实时的要求之外，控制芯片更可定时的将BPRI信号线拉至低电位来平衡中央处理器以及控制芯片占用前端总线频宽的比率，也即中央处理器与控制芯片发出要求的比率。
为了要解决公知BNR信号线必须额外设计一驱动电路用于在适当的时机将BNR信号线拉低至低电位，使得前端总线上不会出现新的要求的缺失。本发明特别利用BPRI信号线的功能来达成此一目的。请参照图4，其为本发明利用BPRI信号线完成暂时停止总线发出要求的示意图。
如图所示，在第2、4、6周期时，中央处理器各发出一个要求。而在第6周期时，控制芯片发现其序列内的要求数目已经快要到达其极限了，此由控制芯片的内部信号(桥接器序列临限信号，Bridge Queue Threshold，简称BQT信号)所监视。在第8周期，BQT信号拉至高电位，在第9周期时，控制芯片即可根据BQT信号的指示将BPRI信号线拉至低电位，而中央处理器在第9周期检测到BPRI信号线为低电位，因此，中央处理器最后一个要求会在第10周期发出。因此，中央处理器仅能够从第11周期开始暂停发出要求。当第16周期控制芯片已经可以接收新的要求时，BQT信号即由高电位回至低电位。在第18周期时，控制芯片即可根据BQT信号的指示将BPRI信号线拉至高电位。而中央处理器在第18周期时发现BPRI信号线已经回复至高电位了，因此，中央处理器在第20周期之后又可以开始发出新的要求。
在上述的动作流程，控制芯片虽然将BPRI信号线拉至低电位，然控制芯片并没有发出任何要求。因此在第11周期至第19周期，前端会并不会出现任何要求。因此，运用此方式，即可达成本发明，不利用BNR信号线的驱动电路，并可在任意当的时机限制中央处理器暂停发出新的要求，以达成前端总线上不会出现任何要求的区间。
综合上面所述，本发明利用BPRI信号线来暂停中央处理器发出新的要求，而在BPRI信号线驱动时，控制芯片也不能够发出任何要求，因此，可实现本发明暂停总线上发出要求的目标，并且驱动BNR信号线的驱动电路可以完全被省略，因此可减少控制芯片的面积，芯片封装的花费，以及驱动电路功率的消耗。
权利要求
1.一种暂时停止总线出现要求的方法，用于一主控装置以及一控制装置之间的一总线，其特征在于，包括下列步骤控制装置驱动一暂停该主控装置发出要求信号线；以及在该主控装置暂停发出要求的周期内，禁止该控制装置发出任何要求。
2.如权利要求1所述的暂时停止总线出现要求的方法，其特征在于，该主控装置为一中央处理器。
3.如权利要求1所述的暂时停止总线出现要求的方法，其特征在于，该控制装置为一控制芯片。
4.如权利要求1所述的暂时停止总线出现要求的方法，其特征在于，该暂停该主控装置发出要求信号线为一总线优先权信号线(BPRI信号线)。
5.一种暂时停止总线出现要求的方法，用于一中央处理器以及一控制芯片之间的一前端总线，其特征在于，包括下列步骤控制芯片驱动一暂停该中央处理器发出要求信号线；以及在开始驱动该暂停该中央处理器发出要求信号线之后二个周期至停止驱动该暂停该中央处理器发出要求信号线之后二个周期的时间之内，禁止该控制芯片发出任何要求。
6.如权利要求5所述的暂时停止总线出现要求的方法，其特征在于，该暂停该中央处理器发出要求信号线为一总线优先权信号线(BPRI信号线)。
7.如权利要求5所述的暂时停止总线出现要求的方法，其特征在于，该控制芯片为一桥接芯片。
全文摘要
本发明涉及一种暂时停止总线出现要求的方法，利用总线优先(BusPriority)信号线来通知中央处理器暂时停止发出要求至前端总线。运用本发明，可完全取代控制芯片利用阻止下一要求(Block Next Request)信号线来通知中央处理器暂时停止发出要求至前端总线。并且，控制芯片内驱动阻止下一要求信号线的驱动电路都可省略，因此可减少控制芯片的面积，芯片封装的花费，以及驱动电路功率的消耗。
文档编号G06F13/26GK1399202SQ02127708
公开日2003年2月26日 申请日期2002年8月8日 优先权日2002年8月8日
发明者林瑞霖, 吴胜宗 申请人:威盛电子股份有限公司