电路仿真方法

专利名称：电路仿真方法
技术领域：
本发明涉及一种利用在半导体集成电路器件的设计的电路仿真方法。
背景技术：
例如，近年来，在MIS型半导体集成电路等的LSI领域，随着半导体元件图案的精细化，高集成化及半导体元件动作的高速化的发展，集成电路所要求的设计式样也就多样而且复杂起来。
为了满足各种集成电路的设计式样，在设计的各要素电路机能的验证，或者是集成电路整体动作的验证中进行仿真。这种情况下，抽出表示MIS晶体管特性的参数，利用这些参数预测MIS晶体管的动作。
通常，为了得到使用于上述参数抽出的MIS晶体管特性的实测数据，使用尺寸(栅极长L及栅极宽W)不同的数种以上的MIS晶体管所制成的半导体晶片。具体地讲，测定这个晶片上的MIS晶体管的主要特性，基于其电特性抽出MIS晶体管的特性。
有关以前用于电路仿真的参数，参照图进行详细的叙述。
图12，是表示在特定的MIS晶体管上施加漏极电压(Vd；或者是源极-漏极之间的电压)和栅极电压Vg，测定的漏极电压的结果的图。从同图所示的观测结果可知，对应于各栅极电压Vg(Vg1、Vg2、Vg3)各可以描出一条漏极电流(Id)-漏极电压(Vd)曲线。
在此，将在适当的步骤改变Id、Vd、Vg所得的实测值置换为添加参数(Spice Parameter)，导入电路仿真器。还有，这些测定点之间的值用添加参数来添补，导入仿真器。
图13，是将漏极电压Vd和栅极电压Vg取为定值时，表示晶体管的栅极长和漏极电流Id的关系的图。在图中，OD＝0.3μm及OD＝5.0μm是栅极长方向中从栅极电极端部到元件隔离区域为止的单侧源极-漏极区域(活性区域)的宽度。
如从同图所示的Id＝Id1及Id＝Id2时的特性曲线可知那样，由晶体管栅极的长度改变这个晶体管的特性。为此，在改变晶体管的尺寸(栅极长L及栅极宽W)的条件下进行实测，有必要作成基于此的对应于各晶体管尺寸的参数。
然而，因为针对每个晶体管作成参数太费事，所以针对晶体管尺寸的区域的不同作成参数，用于电路仿真。
图14，是表示区分了区域的各参数的可适用的晶体管尺寸范围的图。同图中，作成4个参数，将各参数可适用的晶体管尺寸的区域区分为4个的例的图。例如，在栅极幅宽为W1～W2、且栅极长为L2～L3的晶体管尺寸(区域1)中使用参数1进行电路仿真，在栅极幅宽为W2～W3、且栅极长为L1～L2的晶体管尺寸(区域4)中使用参数4进行电路仿真。
图15，是表示以前的电路仿真装置的构成的方块图。如同图所示，在通常的电路仿真器中，输入从光罩平面布置图抽出的网表和从器件特性实测值抽出的参数。
首先，从具有要解析的电路的设计信息的光罩平面布置图数据101抽出晶体管的尺寸数据102，这个晶体管尺寸数据102做为网表103输入到电路仿真器100。且，实际上并不只是晶体管的尺寸，电容、电阻等也包含在网表中。且，在图15中做为从光罩平面布置图数据101抽出的数据表示了晶体管数据，但是，实际上也抽出了电容、电阻或者是构成电路元件的数据。
另一方面，从器件的实测值数据(器件测定数据)104进行仿真必要的参数抽出105，做为参数106输入电路仿真器100。且，在这个参数抽出105的阶段，进行将所得到的实测数据104置换为参数106的操作。在此，在以前的方法中，除晶体管的尺寸以外，源极及漏极区域的杂质浓度或者是栅极绝缘膜的膜厚等也已考虑了。
接下来，所输入的参数106，由电路仿真器100与网表103进行对照。并且，在电路仿真器100内，从所输入的参数106中选择最适合于晶体管尺寸103a的模型参数106a，电路操作被仿真。
而且，如给解析电路中提供所定的输入信号时，输出终端能够得到什么样的输出信号的仿真结果，做为输出结果107被得到。还有，也能够进行考虑了种种电阻或者是电容的电路滞后的算出。且，做为电路仿真，“SPICE”或者是改良了它的工具(tool)等被做为一般的情况使用。
通常，参考电路仿真器的仿真结果，进行电路平面图的修正，对修正后的平面图用同样的顺序再次实行仿真。通过上述手段的反复，可进行最优化的电路设计。
(发明所要解决的课题)在上述电路仿真中，基于晶体管尺寸的设计数据和所输入的实测数据，将最接近各晶体管的设计尺寸的晶体管尺寸的实测数据的电特性适用。为此，要消除电路仿真的算出值和用于实际电路的实测值之间的误差，从本质上来讲是做不到的。为此就要求电路仿真的算出值和实测值之间的误差达到在电路设计上没有问题的水平。
当集成电路的设计尺寸(design rule)大的情况下，即便是只采用晶体管的尺寸做为参数的以前的方法，也用栅极电极的形状，源极及漏极区域的深度、杂质浓度等加以补正，使输出误差控制在实用上不产生问题的值以下。
然而，随着集成电路的精细化的发展，由以前的方法的电路仿真，与实际电路动作的差距变得明显起来。特别是在电子元件中，MIS晶体管或者是双极晶体管的动作的误差变大。
可以考虑到集成电路的精细化今后还会发展，特别是在0.13μm以下的设计尺寸中，对具有更高精度和正确性的电路仿真提出更强的要求。

发明内容
本发明的目的是，提供一种可用于精细化集成电路的设计，谋求到可信度及精确度的电路仿真方法。
(解决课题的方法)本发明的电路仿真方法，包括从集成电路的光罩平面布置图数据进行包括上述集成电路的电子元件的形状认识取得上述电子元件的尺寸数据的步骤(a)；进行实际测量用电子元件的电特性的测量和包括在上述电子元件上增加应力指标的事项的上述实际测量用电子元件各部分的尺寸测定的步骤(b)；从上述步骤(b)所测量的实际测量用电子元件的电特性数据中，抽出至少基于上述实际测量用电子元件各部分的尺寸的参数的步骤(c)；使用电路仿真，从上述参数中选择适合于包含在上述集成电路中的上述各个电子元件的参数，实行在上述电子元件中考虑了应力的电路仿真的步骤(d)。
根据这种作法，因为在根据尺寸的不同所提供的电子元件的参数上叠加了以前没有考虑的应力影响，所以可以进行考虑了在晶体管上增加了由于应力的特性变动的正确且高精度的电路仿真。
在上述步骤(b)中，至少从元件隔离用绝缘膜测定在上述电子元件上叠加的应力指标的事项，在上述步骤(d)中，通过实行考虑了从元件隔离用绝缘膜向上述电子元件施加应力的电路仿真，因为可以将加在电子元件上的所有应力近似为来自元件隔离用绝缘膜的应力，所以，可能实行较简便地考虑了应力的正确且高精度的电路仿真。
在上述步骤(c)中，基于在上述电子元件上增加了应力指标的事项，通过抽出对于相同尺寸的上述各电子元件的复数个参数，可以在各电子元件上适用更接近实际特性的参数，所以，与从前相比，可以进行精度，正确性及信赖性高的电路仿真。
在上述步骤(d)之前，还包含将基于由上述步骤(b)得到的应力指标构成的测定数据作成的追加模型输入上述电路仿真的步骤；在上述步骤(d)中，在选择适合于包含在上述集成电路中的上述各电子元件的参数的时候，通过叠加由上述追加模型的补正，即便是在步骤(c)抽出的参数中没有考虑应力的情况下，也会进行考虑了应力的精度高的电路仿真。还有，在步骤(c)中，在进行叠加了应力的参数抽出时，通过使用追加模型可以进一步提高电路仿真的精度集成电路正确性。
在上述步骤(d)之前，还包括作成包含基于在上述电子元件上施加应力指标所构成的事项，对照包含在上述集成电路中的各电子元件和应适用于上述各电子元件的参数的对照表的步骤；将上述对照表输入上述电路仿真的步骤；上述步骤(d)中，选择适用于包含在上述集成电路中的上述各电子元件的参数的操作，通过使用上述对照表自动进行，所以可以缩短仿真所要的时间。因此特别对解析电子元件数多的情况有效。
上述对照表，将包含在上述集成电路中的上述各电子元件，通过和叠加了加权值的复数个参数对照，可以作成组合复数个参数的新参数，所以，使用这个就可以进行精度更高的电路仿真。
上述电子元件及上述实际测量用电子元件，最好的是MIS晶体管或者是双极晶体管。因为电子元件中MIS晶体管或者双极晶体管因应力容易引起电特性的变化，所以，只要使用在MIS晶体管或者双极晶体管上考虑了应力的参数，与对所有的电子元件适用考虑了应力的参数的情况相比，能过简单地进行精度高的电路仿真。
上述电子元件及上述实际测量用电子元件，为具有栅极电极、栅极绝缘膜、活性区域及包围上述活性区域的元件隔离膜的MIS晶体管，成为在上述电子元件上加上应力指标的事项，由于至少含有上述活性区域中的上述栅电极位置、上述活性区域的尺寸及上述元件隔离用绝缘膜的宽度中的一个，抽出叠加了应力影响的参数就成为可能，而且，叠加了应力影响的电路仿真就成为可能。
上述电子元件及上述实际测量用电子元件，由于至少含有上述活性区域的深度、上述元件隔离用绝缘膜的制造方法、上述元件隔离用绝缘膜的深度、上述元件隔离用绝缘膜的材料、上述栅极绝缘膜的尺寸及上述栅极绝缘膜的材料中的一个事项，所以能够更详细地在电路仿真上反应在电子元件上叠加了应力的影响，就可以得到仿真精度的提高。
在上述步骤(d)中，通过实行考虑了从上述栅极绝缘膜向上述电子元件施加应力的电路仿真，就可以更详细地在电路仿真上反应在电子元件上施加了应力的影响，所以能过得到仿真精度的提高。
还有，由于上述步骤(b)中至少测定了由层间绝缘膜向上述电子元件施加应力的指标而成的事项，即使上述步骤(d)中实行了考虑了由层间绝缘膜向上述电子元件施加应力的电路仿真，也能更详细地在电路仿真上反应在电子元件上施加应力的影响，所以能过得到仿真精度的提高。


图1，表示本发明的第1实施方式所涉及的电路仿真方法的方块图。
图2，表示本发明的第2实施方式所涉及的电路仿真方法的方块图。
图3，表示本发明的第2实施方式所涉及的电路仿真方法的变形例的方块图。
图4，表示本发明的第3实施方式所涉及的电路仿真方法的方块图。
图5，表示本发明的第4实施方式所涉及的电路仿真方法的方块图。
图6(a)和图6(b)，表示尺寸相同而活性区域中的栅电极的位置不同的MIS晶体管的平面图。
图7(a)～图7(c)，表示使活性区域的尺寸或者是活性区域中的栅电极位置发生变化的MIS晶体管的例的平面图。
图8(a)～图8(c)，表示元件隔离用绝缘膜的尺寸不同的MIS晶体管的一例的平面图。
图9(a)～图9(c)，表示元件隔离用绝缘膜的尺寸不同的MIS晶体管的一例的平面图。
图10，MIS晶体管的平面图中，为得到叠加了应力影响的参数所应测定的主要项目的一例的图。
图11(a)和图11(b)，表示总结了图10所示应力指标的标格的图。
图12，表示桌一尺寸的MIS晶体管施加了不同的栅极电压Vg时的电特性的图。
图13，表示使漏极电压Vd和栅极电压Vg一定的情况下的晶体管栅长与漏极电流的关系的图。
图14，表示做为电路仿真用参数之一的使用区域区分的例的图。
图15，表示以前的电路仿真装置的构成的方块图。
(符号说明)1 光罩平面布置图数据2、6 晶体管部分的形状认识3 数据取得3a晶体管尺寸数据
3b 晶体管识别数据4网表4a 晶体管尺寸5器件测定数据7、7a、7b、7c 参数抽出7A、7A1、7A2、7A3 参数抽出8参数8a、8b、8c 模型参数组8d 追加模型8f、8g、8h 模型参数组8e 以前的模型参数8A 复合模型参数组9输出结果10 电路仿真11、13 晶体管对照表12 对照表14 复合对照表60、62、68 栅电极61、64、65、66、67 活性区域63 假栅电极69、69a、70、70a、71、71a 元件隔离用绝缘膜72、72a、73、73a、74、74a 半导体区域75 活性区域76 栅电极77 元件隔离用绝缘膜78 半导体区域具体实施方式
为了提高电路仿真的精度，在影响电子元件动作的因素中，调查了以前的电路仿真中没有考虑的因素。并且，在所调查的种种因素的结果，发现了周围的应力对晶体管动作的影响。
在加在晶体管上的应力中，包围这个晶体管的元件隔离用绝缘膜的应力影响最大。从由浅沟槽型元件隔离区域(STIShallow Trench Isolation)形成的元件隔离用绝缘膜压迫或者是压缩晶体管活性区域的应力在起作用。
图13所示的Id＝Id1和Id＝Id2的特性曲线，是各自接受不同的应力的MIS晶体管的特性曲线。两晶体管中，活性区域的尺寸不同，Id1为OD＝0.3μm(从栅极电极端部到元件隔离区域的单侧源极-漏极区域的宽度以下称之为单侧OD宽度)，Id2为OD＝5.0μm。
由同图，如栅极长为0.3μm时，OD＝0.3μm中的漏极电流Id1约为150μA/μm、OD＝5.0μm时、漏极电流Id2约为1250μA/μm，由OD的尺寸生成漏极电流的差。由此，就知道了晶体管的特性受来自元件隔离用绝缘膜的应力的影响大。在此只表示了一个例子，由晶体管的导电型等引起电特性的变化，但是，应力给晶体管的特性以很大影响是确实的。
来自元件隔离用绝缘膜的应力，由于晶体管活性区域的尺寸或者是从栅极电极的元件隔离用绝缘膜的距离等发生变化。为此，本申请的发明者们将作用在晶体管上的应力做为电路仿真的新参数，加上了做为实测数据的活性区域的尺寸或者是自栅极电极的元件隔离用绝缘膜的距离。
以下，说明本发明的电路仿真方法实施方式。
(第1个实施例)图1，是表示本发明的第1个实施例所涉及的电路仿真方法的方框图。和以前一样，在本实施例的电路仿真方法中，使用的是“SPICE”及将它进行了改良后的SPICE来作为模拟器而使用的。这是一种考虑了加在晶体管上的应力也被作为参数来进行模拟的方法。
如图1所示，在本实施例的电路仿真方法中，电路仿真器中输入了网表(netlist)和参数数据。是由此来准备好这些数据的。
网表4，是从解析对象的电路光罩平面布置数据1推导出来的。
首先，从光罩平面布置数据1进行晶体管部形状认识2。在这一晶体管部形状认识2中，去认识单侧OD宽度、元件隔离用绝缘膜的宽度(隔离宽度)。
接着，根据晶体管部形状认识2的结果，进行由晶体管尺寸数据3a及晶体管模型识别数据3b组成的数据取得3。这里所得到的晶体管尺寸数据3a，有晶体管尺寸(栅极长、栅极宽)、电容、电阻及布线信息等。晶体管模型识别数据3b中含有根据晶体管部形状认识2中的单侧OD宽度、隔离宽度在手册中作成的选择模型名。该选择模型名中含有成为应力指标的数据。
接着，将这些晶体管尺寸数据3a及晶体管识别数据3b输入到作为网表4的电路仿真器10中。且，实际上不仅将有关晶体管的数据输入到电路仿真器10中，还将电阻、电容等数据输入到电路仿真器10中。
另一方面，参数8的数据，是从成为装置测量数据5的实测用装置的实测值推导出来的。这里，实测用装置是为测量而选择出来的或者是作成的装置，使用的是种类和已经解析的装置一样的装置。
首先，装置测量数据5为，当为MIS晶体管时，由栅极长L、活性区域的宽度W来规定尺寸，测量尺寸互异的实测用MIS晶体管的电气特性。还改变条件来测量栅极绝缘膜的膜厚、源极及漏极区域的形状、杂质浓度、衬底的杂质浓度等。而且，在本实施例中，还改变条件测量和应力有关的要素。
接着，从装置测量数据5进行晶体管部形状认识6。在该晶体管部形状认识6中，对实际测得的晶体管的单侧OD宽度及隔离宽度进行认识。
接着，以晶体管部形状认识6为基础，进行参数抽出7操作。在图1中，表示根据应力参数对接收互不相同的应力的3种晶体管，进行参数抽出7a、7b、7c之例。这里表示有3种应力状态的情况，不仅如此，还可以进行对应于多种应力状态的参数抽出。且，在该参数抽出7这一阶段，进行将已得到的装置测量数据5置换为具有对应于应力的模型参数组8a、8b、8c的参数8这一操作。
接着，将由参数抽出7变换而成的、具有表示对应于应力之特性的模型参数组8a、8b、8c的参数8输入到电路仿真器10中。
输入了网表4和晶体管的参数8以后，就在电路仿真器10内，以网表4的数据为基础，根据每一个晶体管尺寸4a，从将应力考虑进去的模型参数组8a、8b、8c中选择最佳的模型参数而进行电路仿真。这里，是以晶体管部形状认识数据3b为基础，输入对每一个晶体管选择哪一个模型参数这一信息。
接着，使用定给每一个晶体管的参数从电路仿真器10中输出计算结果9。
在电路仿真器10内，在现有的电路仿真方法下，不存在将应力也考虑进去的参数，故不得不对尺寸相同、接收的应力却不同的晶体管定一个同样的参数。结果是，由于应力而造成的特性偏差就包含在误差中了，而很难进行正确的模拟。
相对于此，在本实施例的电路仿真方法下，例如即使是同一个晶体管尺寸，也能根据应力从模型参数组8a、8b、8c中选择出最佳的模型参数。例如，在图1的例子中，能够根据所接收的应力的不同，从“Tr尺寸1a模型”、“Tr尺寸1b模型”、“Tr尺寸1c模型”中选择出最佳的模型参数给某一个尺寸的晶体管“Tr尺寸1”。
因此，与现有的方法相比，根据本实施例中的电路仿真方法，模拟的精度及正确度会大大地提高，模拟结果可在微细化的电路设计中使用。而且，通过测量更多的与应力有关的因子，增加参数抽出时的情况，而能使模拟精度进一步提高。因此，对今后集成电路进一步微细化时的电路设计而言，本实施例中的电路仿真方法也是完全能应付的。结果是，该电路仿真方法也能用在设计规格在0.13μm以下(包括0.13μm)时的电路设计上。当然了，本实施例中的电路仿真方法对现存的集成电路设计也是很有用的。利用本发明的电路仿真方法，就能在短时间内开发出新的集成电路，非常迅速地提供适应市场需要的产品。
接着，对本案发明人已经确认好了的、为以应力作参数而应该测量的事项进行说明。
加在MIS晶体管的应力，有来自元件隔离用绝缘膜的、有来自栅极绝缘膜的、还有来自层间绝缘膜，其中最大的应力是来自元件隔离用绝缘膜的应力。因此，至少以以下要索作用以预测应力大小的指标。
·活性区域的大小(纵×横)·由栅电极及元件隔离用绝缘膜所夹的活性区域的长度(活性区域的栅电极的位置)·包围晶体管的元件隔离用绝缘膜的宽度接着，参考附图，说明具有测量的事项。
图6(a)及图6(b)为表示尺寸相等、活性区域中的栅电极的位置不同MIS晶体管之例的平面图。活性区域61由元件隔离用绝缘膜包围着(图7也一样)，图中未示。
如该图(a)及图(b)所示，出于制追上的原因等在同一个活性区域61上设了栅电极62和假栅电极63。在这种情况下，即使晶体管尺寸相等，其电气特性也不同。且，假设晶体管尺寸是由栅电极长度L1和活性区域的宽度W1规定的。
在该例中，之所以晶体管的电气特性随栅电极62的位置的不同而不同，是因为栅电极62的位置一变，离元件隔离用绝缘膜的距离就会发生变化之故。与图6(a)所示的栅电极62布置在活性区域61的大致中央部的晶体管相比，如图6(b)所示的栅电极62离布置在活性区域61的单侧的元件隔离用绝缘膜近的晶体管中的栅电极62更强烈地接收来自元件隔离用绝缘膜的应力，故电气特性发生变化。
图7(a)～图7(c)表示活性区域的尺寸或者是活性区域中的栅电极的位置改变了的MIS晶体管之例的平面图。在该图中，栅电极长度L1在0.3μm活性区域的宽度为10μm的MIS晶体管之例。且，在以下的本说明书中，当写成“活性区域的宽度”的时候，就意味着在栅电极宽度方向上的活性区域的宽度。还有，当写成“活性区域的长度”(单侧OD宽度)的时候，就意味着在栅电极的长度方向上活性区域的从栅电极端部下到元件隔离用绝缘膜的单侧活性区域的宽度。
图7(a)所示的MIS晶体管，为在活性区域64的中央部分设置了栅电极60，位于栅电极60两侧的活性区域的长度为0.3μm之晶体管之例。
图7(b)所示的MIS晶体管，为在活性区域65的中央部分设置了栅电极60，位于栅电极60两侧的活性区域的长度为5.0μm之晶体管之例。
图7(c)所示的MIS晶体管，为将栅电极60布置在活性区域66中偏于左侧的位置上，位于栅电极60左侧的活性区域的长度为0.3μm、位于右侧的活性区域的长度为10.0μm的晶体管的例子。
图7(a)及图7(b)所示的MIS晶体管，因为它们的活性区域的长度互不相等，所以从元件隔离用绝缘膜接收相互不同的应力，而导致电气特性相互不同。从这一点上来看，也可知活性区域的尺寸成为应力的一个指标。
还有，图7(b)和图7(c)所示的MIS晶体管，栅电极长度方向上的活性区域的整个宽度基本上相等，栅电极的布置位置却不同。因此，栅电极从元件隔离用绝缘膜接收的应力就不同，电气特性也就不同。
由上述可知，活性区域中位于栅电极的左右两个侧面的活性区域的长度成了应力的指标。
例如，为将相当于图7(a)～图7(c)的应力状态考虑进去，在图1所示的本实施例中，进行对应于应力状态的参数抽出7a、7b、7c，并将该结果输入到拥有模拟参数组8a、8b、8c的参数电路8中，从而就能进行考虑了应力的电路仿真。
图8(a)～图8(c)为元件隔离用绝缘膜的尺寸不同的MIS晶体管之例的平面图。且，这里所示的每一个MIS晶体管，其中的活性区域67及栅电极68的尺寸相等，形状相同。栅电极68的栅电极长度为0.3μm，栅电极宽度方向上的活性区域67的宽度为10μm，栅电极长度方向上的活性区域67的宽度为0.9(0.3+0.3+0.3)μm，尺寸相等。活性区域的长度及活性区域67上的栅电极68的位置也相同。
图8(a)所示的MIS晶体管，元件隔离用绝缘膜69形成为包围活性区域67的外侧的样子；半导体区域(外侧活性区域)72形成为包围那一元件隔离用绝缘膜69的样子。元件隔离用绝缘膜69中，位于图中的活性区域67的左右的栅电极长度方向上的隔离宽度在两侧都是4.0μm；位于图中活性区域67上下的栅电极宽度方向上的隔离宽度在两侧都是1.0μm。
图8(b)所示的MIS晶体管，元件隔离用绝缘膜70形成为包围活性区域67的外侧的样子；半导体区域(外侧活性区域)73形成为包围那一元件隔离用绝缘膜70的样子。元件隔离用绝缘膜70中，位于图中的活性区域67的左右的栅电极长度方向上的隔离宽度在两侧都是4.0μm；位于图中活性区域67上下的栅电极宽度方向上的隔离宽度在两侧都是0.3μm。
图8(c)所示的MIS晶体管，元件隔离用绝缘膜71形成为包围活性区域67的外侧的样子；半导体区域(外侧活性区域)73形成为包围那一元件隔离用绝缘膜71的样子。元件隔离用绝缘膜71中，位于图中的活性区域67的左右的栅电极长度方向上的隔离宽度在两侧都是0.3μm；位于图中活性区域67上下的栅电极宽度方向上的隔离宽度在两侧都是1.0μm。
图8(a)及图8(b)中所示的MIS晶体管，元件隔离用绝缘膜中栅电极长度方向上的隔离宽度在两侧都是4.0μm，但在栅电极宽度方向上的隔离宽度图8(a)在两侧都是1.0μm，而图8(b)在两侧则都是0.3μm，相互不同。此时，这两个MIS晶体管的电气特性相互不同。这是由于晶体管接收的应力随着元件隔离用绝缘膜的隔离宽度而变化之故。
还有，图8(a)及图8(c)所示的MIS晶体管，元件隔离用绝缘膜中栅电极宽度方向上的隔离宽度都是1.0μm，但栅电极长度方向上的隔离宽度图8(a)在两侧都是4.0μm，而图8(c)在两侧则都是0.3μm，相互不同。此时，这两个MIS晶体管的电气特性也相互不同。
如上所述，包围MIS晶体管的元件隔离用绝缘膜的尺寸(隔离宽度)也可作为应力指标之一。
图9(a)～图9(c)为元件隔离用绝缘膜的尺寸不同的MIS晶体管的又一个例子的平面图。图9(a)～图9(c)中所示的MIS晶体管，与图8(a)～图8(c)所示的MIS晶体管、活性区域67、栅电极68都一样，由元件隔离用绝缘膜69a、70a、71a带来的栅电极长度方向及栅电极宽度方向上的隔离宽度也一样，所不同的是，位于元件隔离用绝缘膜69a、70a、71a外侧的半导体区域72a、73a、74a被四分割了。在这一情况下，也是加在图9(a)～图9(c)所示的MIS晶体管上应力相互不同。
将成为应力的参数指标的事项总结一下的话，如下。
图10为MIS晶体管的平面图，表示为得到又加上了应力的影响的参数而应该测量的主要事项之一例。在该图中，75为活性区域，76为栅电极，77为元件隔离用绝缘膜，78为半导体区域(外侧活性区域)。
如该图所示，在本实施例的电路仿真方法中作为应力的指标用的主要事项，除了晶体管尺寸(栅电极长度L1、栅电极宽度W1)以外，还有内侧的活性区域75中位于栅电极76左右的区域的单侧OD宽度ODFL及ODFR，包围活性区域75的元件隔离用绝缘膜77中位于该活性区域75的栅电极长度方向的两侧的隔离宽度ODSL、ODSR及位于该活性区域75的栅电极宽度方向上的两侧的隔离宽度ODSU、ODSD等。且，在以下的说明书中，将ODFL和ODFR统称为OD手指；将ODSL、ODSR、ODSU、ODSD统称为OD隔离。
图11(a)、图11(b)为表示将图10所示的MIS晶体管中的应力指标总结在一起的表。且，在图11(b)中，表示图9(a)～图9(c)中所示的MIS晶体管中的应力的各个指标。
实际测量上述指标，并以其为基础进行参数抽出，由此而进行将加在MIS晶体管上的应力组合到参数中的精度很高的电路仿真。
除此以外，当活性区域、元件隔离用绝缘膜的形状很复杂时，则可通过根据需要将影响应力的事项加进来作指标，而进行精度更高的模拟。
还有，因为严格来讲，元件隔离用绝缘膜、活性区域的深度，元件隔离用绝缘膜的制作方法不同的话，应力也会不同，故若将这些数据都考虑进来的话，就能得到精度更高的模拟。
加在晶体管上的应力会随元件隔离用绝缘膜的材质的不同而不同。例如，不含杂质的SiO2和BPSG(含硼和磷的SiO2)对晶体管所加的应力不同。
除此以外，从应力的观点来看，栅极绝缘膜的尺寸、膜厚、材质等也可作为新指标来用。当为SOI衬底时，埋入氧化膜的位置等也可成为应力的指标。若将层间绝缘膜的厚度作为指标加进来的话，就能进行将来自层间绝缘膜的应力考虑进来的模拟。
且，在本实施例的电路仿真方法中，说明的是将应力的参数应用到MIS晶体管上的情况。不仅如此，该电路仿真方法也适用双极型晶体管。此时，例如将成为基极、发射极以及集电极的区域及元件隔离用绝缘膜间的距离、元件隔离用绝缘膜的尺寸等被用作应力的指标。该电路仿真方法还适用上述以外的晶体管、电容、电阻、二极管等。在这一点上以下各实施例也是一样的。
(第2实施方式)图2为表示本发明的第2个实施例所涉及的电路仿真方法的方框图。本实施方式的电路仿真方法，是将从成为应力的影响指标的实测数据导出的追加模型数据输入到电路仿真器的方法。且，与第1实施方式相同的构成标以相同的符号。如图2所示那样，在本实施方式的电路仿真方法中，在电路仿真器10上增加了网表4和参数8，基于应力状态为补正实用于各晶体管的参数输入追加模型8d。
这个追加模型8d，进行从第1实施方式说明了的OD手指或者是OD隔离、元件隔离用绝缘膜的深度等的加在晶体管上的成为应力指标的器件测定数据5的实测值的参数抽出7A，变换为参数作为追加模型8d输入给电路仿真器10。
还有，网表4与第1实施方式同样，从解析对象的电路光罩平面布置图数据1导出。也就是，从光罩平面布置图数据1进行晶体管部分的形状认识2，以其结果为基础，进行由晶体管尺寸数据3a及晶体管识别数据3b形成的数据取得3。在此取得的晶体管尺寸数据3a，为晶体管尺寸(删长度、删幅宽)、源极及漏极区域的杂质浓度、电容、电阻及配线信息等等。并且，作为晶体管模型识别数据3b，包含在晶体管部分形状认识2中基于单侧OD宽度或者隔离宽度由手动作成选择模型名。这个选择模型名中，包含着由应力指标形成的数据。
还有，在本实施方式的方法中，与以前相同基于晶体管的尺寸进行晶体管部分形状认识6，基于器件测定数据5的实测值进行参数抽出7A。为此，基本上是对于同一尺寸的晶体管适用1个参数。
然而，本实施方式的电路仿真方法中，对于各种晶体管尺寸4a选择模型参数8e时，由对应于各应力状态增加由追加模型8e的补正，所以与以前相比进行精度和正确性高的电路仿真就成为了可能。且，适合于各晶体管的参数选择，在晶体管模型识别数据3b的作成中由手动进行，但是，也可以如下面所要说明的实施方式那样由电脑软件自动进行。
根据本实施方式的方法，即便是没有增加了电路仿真器用应力的模型参数，通过附加为补正基于以前的模型参数8e的应力状态的参数的追加模型8d，就可进行考虑了应力的高精度电路仿真，就可以得到精度高的输出结果。还有，由作成表示更详细的应力状态的追加模型，可以提高仿真精度。
图3为表示本实施例所涉及的电路仿真方法的变形例的方框图。与图2不同的是，图3所示的例中，就相同尺寸的晶体管，进行基于3种应力状态的参数抽出这一点。并且，在电路仿真器10中，对于1个尺寸的晶体管，准备了对应于所接受的应力施加3种追加模型a、b、c的模型参数组8f、8g、8h，即便是同一晶体管，对应于应力也可以从模型参数组8f、8g、8h中选择最适合模型参数。
例如，第1实施方式的图1中“Tr尺寸1a模型”上施加了应力，但是，本实施方式的图3中“Tr尺寸1a模型”自身上没有施加应力，通过由“追加模型a”增加补正可以进行施加了应力的电路仿真。
本变形例中，在这3种模型参数组8f、8g、8h上，通过增加由追加模型为施加应力的补正，进行更高精度的电路仿真就成为可能。但是，在追加模型a、b、c上准备比用于参数抽出7A1、7A2、7A3的数据更详细的数据成为必要。
如上所述根据本实施方式的电路仿真方法，由追加模型增加应力影响的补正，进一步提高精度就成为可能。为此，本实施方式的电路仿真方法，可充分使用在精细化了的电路设计上。
(第3实施方式)图4，是表示本发明第3实施方式所涉及的电路仿真方法的方块图。且，与第1实施方式相同的构成标有相同的符号。
本实施方式的电路仿真方法与第1实施方式的不同之处，是使用将各晶体管尺寸4a与晶体管参数组8a、8b、8c之中的最适合模型参数对应的对照表12这一点。
第1实施方式中，在从网表4中选择最适合各晶体管尺寸4a的参数之时，设计者用手动操作方式将各晶体管尺寸和各晶体管参数的对照信息输入晶体管识别数据3b。对此，本实施方式的电路仿真方法，向电路仿真器10内输入网表4，参数8的数据、对照表12。这时，只在晶体管识别数据3b中取得单侧OD宽度或者是隔离宽度，第1实施方式那样的模型名的输入就不会进行。并且，在电路仿真器10内，基于对照表12的信息，从模型参数组8a、8b、8c中自动选择适合于各晶体管尺寸的模型参数。
这个晶体管对照表11，在使用光罩平面布置图数据1的晶体管部分的形状认识2和使用器件测定数据5的晶体管部分的形状认识6终了后，基于两个形状认识2、6用手动作成，在电路仿真器10中作为对照表12被输入。这是，如对于Tr1为参数Tr1a、而对于Tr2为Tr2b对应的对照表。
本实施方式中，在电路仿真器10中，用这个对照表12对各晶体管尺寸自动选择最适合模型参数，所以就是晶体管数增加，解析时间也不会有什么增加。这是因为，对于即便是晶体管数增加作成对照表12的时间不会有什么变化，由电路仿真器的解析时间与手动操作相比短缩了的原故。
为此，根据本实施方式的电路仿真方法，在晶体管数多的情况下，与第1实施方式相比短缩解析时间就可以做到。且仿真精度与第1实施方式没有什么区别。
且，本实施方式中，第1实施方式中说明了使用对照表的例子，但是，如第2实施方式那样，使用追加模型的情况中使用对照表也是有效的。
(第4实施方式)图5，是表示本发明第3实施方式所涉及的电路仿真方法的方块图。且，与第3实施方式相同的构成标有相同的符号。与第3实施方式不同的是，付加了晶体管对照表13、复合对照表14和复合参数组8A这些点。
如图所示那样，本实施方式的电路仿真方法中，在电路仿真器10中，可以选择用复合对照表14相对于1个晶体管的复数个参数。
在电路仿真器10中，输入了网表4、各模型参数组8a、8b、8c和由晶体管对照表13所准备的复合参数对照表14。在此，复合对照表14，对于1个晶体管选择复数个模型参数，对应于各自的模型参数的加权系数用复合模型参数8A进行电路仿真所得到的输出结果。
图5所示的例中，由复合对照表14选择对于晶体管Tr1的模型参数Tr1a和模型参数Tr1b，而各参数又被付以各自的加权值。例如，当Tr1正好处于Tr1a和Tr1b中间应力状态的情况，在Tr1上，f1(Tr1a，Tr1b)＝(Tr1a×0.5+Tr1b×0.5)的f1模型被适用。由此，加在晶体管上的应力状态，处在由参数抽出7a、7b、7c得到的模型参数组8a、8b、8c之间时，作成中间状态的复合模型参数，可做到适用。其结果，第3实施方式中，由要从参数抽出7a得到的应力状态的模型参数组8a、8b、8c中选择而言，本实施方式中可进行使用做为中间应力状态复合模型参数的电路仿真，所以能得到高精度的结果。
如以上这样，只要根据本实施方式的方法，用复合对照表14可对1个晶体管选择复数个参数，通过从这里生成新的复合参数，可进一步提高电路仿真的精度和正确性。且，对于一种晶体管选择什么样的参数，附加什么样的加权值，只要考虑活性区域的形状或者是栅极电极的位置等，应力的指标来决定即可。
且，本实施方式的电路仿真方法中，对于1个晶体管所选择的参数不限于2个，3个以上也可。
还有，本实施方式的电路仿真方法，如第2实施方式那样，适用于利用追加模型的情况也是有效的。
(发明效果)根据本发明的电路仿真方法，通过在参数上施加加在电子元件上的应力影响，可提高电路仿真的精度极正确性。由此，精细化就可以随着迅速发展的集成电路设计而进展，短时间内新产品投放时常就成为可能。
权利要求
1.一种电路仿真方法，其特征为包括从集成电路的光罩平面布置图数据去认识包括在上述集成电路的电子元件的形状，取得上述电子元件的尺寸数据的步骤(a)；测量实测用电子元件的电气特性和测量成为包括加在上述电子元件上的应力指标的事项的上述实测用电子元件各部分的尺寸的步骤(b)；从在上述步骤(b)所测量的实测用电子元件的电气特性数据中，至少基于上述实测用电子元件各部分的尺寸抽出参数的步骤(c)；利用电路仿真，从上述参数中选择适合于包括在上述集成电路中的上述各个电子元件的参数，进行将对在上述电子元件中应力考虑进去的电路仿真的步骤(d)。
2.根据权利要求第1项所述的电路仿真方法，其特征为在上述步骤(b)中，至少测量成为从元件隔离用绝缘膜加在上述电子元件上的应力的应力指标的事项；在上述步骤(d)中，进行考虑了从元件隔离用绝缘膜加在上述电子元件的应力的电路仿真。
3.根据权利要求第1项所述的电路仿真方法，其特征为在上述步骤(c)中，基于成为加在上述电子元件上的应力指标的事项，对于相同尺寸的上述各电子元件抽出复数个参数。
4.根据权利要求第1项所述的电路仿真方法，其特征为在上述步骤(d)之前，还包括将基于由上述步骤(b)得到的成为应力指标的测量数据作成的追加模型输入到上述电路仿真的步骤；在上述步骤(d)中，在选择适合于包括在上述集成电路中的上述各电子元件的参数的时候，加上根据由上述追加模型作出的补正。
5.根据权利要求第1项～第4项中任何一项所述的电路仿真方法，其特征为在上述步骤(d)之前，还包括基于成为加在上述电子元件上的应力指标的事项，作成包括让上述集成电路中的上述各电子元件和应该适用于上述各电子元件的参数对照起来的对照表的步骤；将上述对照表输入到上述电路仿真器的步骤；在上述步骤(d)中，选择适用于包括在上述集成电路中的上述各电子元件的参数的操作，利用上述对照表自动进行。
6.根据权利要求第5项所述的电路仿真方法，其特征为上述对照表，为一将包括在上述集成电路中的上述各电子元件和加上了加权值的复数个参数对照起来的表。
7.根据权利要求第1项所述的电路仿真方法，其特征为上述电子元件及上述实测用电子元件，是MIS晶体管或者是双极晶体管。
8.根据权利要求第7项所述的电路仿真方法，其特征为上述电子元件及上述实测用电子元件，为具有栅极电极、栅极绝缘膜、活性区域及包围上述活性区域的元件隔离膜的MIS晶体管；成为加在上述电子元件上的应力指标的事项，至少含有上述活性区域中的上述栅电极位置、上述活性区域的尺寸及上述元件隔离用绝缘膜的宽度中的一个事项。
9.根据权利要求第8项所述的电路仿真方法，其特征为成为加在上述电子元件上的应力指标的事项，至少含有上述活性区域的深度、上述元件隔离用绝缘膜的制造方法、上述元件隔离用绝缘膜的深度、上述元件隔离用绝缘膜的材料，上述栅极绝缘膜的尺寸及上述栅极绝缘膜的材料中的一个事项。
10.根据权利要求第8项或者第9项所述的电路仿真方法，其特征为在上述步骤(d)中，进行考虑了从上述栅极绝缘膜向上述电子元件施加的应力的电路仿真。
11.根据权利要求第1项所述的电路仿真方法，其特征为上述步骤(b)中，至少测量成为由层间绝缘膜向上述电子元件施加的应力的指标的事项；上述步骤(d)中，进行考虑了由层间绝缘膜向上述电子元件施加的应力的电路仿真。
全文摘要
本发明公开了一种电路仿真方法，它可以利用在精细化了的集成电路设计方面，并可得到信赖性和精度的提高。在本发明的电路仿真方法中，基于由电路的光罩平面图数据作成的网表和由器件特性的实测数据得到的参数进行电路仿真。在晶体管尺寸以外，基于加在晶体管上的应力，从实测数据抽出参数，再考虑了由应力引起的晶体管特性变化，具有更高精度和正确性的电路仿真就成为可能。
文档编号G06F17/50GK1485894SQ0315517
公开日2004年3月31日 申请日期2003年8月27日 优先权日2002年8月27日
发明者关户真策, 大谷一弘, 佐原康之, 中田和久, 久, 之, 弘 申请人:松下电器产业株式会社