一种分析和提高半导体生产线的成品率的方法

专利名称：一种分析和提高半导体生产线的成品率的方法
技术领域：
本发明属于集成电路制造领域，尤其是涉及分析和提高集成电路成品 率的方法。
背景技术：
半导体的成品率和和技术成熟的进度快慢决定了一个半导体制造商 是否贏利。如何更好更快地提高成品率是一个急需解决的问题。其中建立 有效的成品率的模型和能够快速地减少致命的缺陷是非常重要的。传统上 成品率的模型是用芯片的整个面积和从光学量测设备估计的每层或者每
个工艺模块的缺陷率来预估成品率。常用的BOSE-EINSTEIN模型如公式(1)所示。<formula>formula see original document page 5</formula> _______(1)
其中Y是成品率，Ys是一个经验常数，Ao是芯片面积，D^yer是个工
艺模块的缺陷率。dlayek常常是从光学量测设备的结果和经验决定的。这
种模型有其不足之处，主要表现在以下两个方面
1) 这个模型并不能定量精确地计算每层和各种工艺模块的缺陷率对
成品率的影响。dlayek更多只是一个经验常数。通常人们根据经验，认为
在整个生产线中，有些层和工艺模块像Poly和第一层金属比较重要，再结
合光学量测设备的数据对dlayek赋值。对认为是重要的层和工艺模块， dlayer就会被赋予大一点的值，相反，对于相对不重要的层比如像高层金 属，dlay^就赋予一个小的值。从以上的过程可以看出，这种赋值更多是 经验的累积，并没有具体的量化方法，因此也就无法精确地计算每层和某 个工艺模块的缺陷对成品率的影响。
2) 这种成品率模型只考虑了整个芯片的面积，没有考虑到版图设计参 数的不同。为了更准确地预估芯片的成品率，不仅生产线的工艺模块的缺 陷率要考虑，芯片的版图设计也要考虑。举例来说， 一个同样面积的芯片， 一个是逻辑电路， 一个是记忆体电路，他们的成品率会是很大不同的。所 以用同样的公式来预估成品率可能是不准确的。
传统上提高半导体成品率的一个重要方法是通过光学的量测设备 来获得生产线的各种工艺模块缺陷率，进而通过各种措施来减少缺陷的发 生来达到提高成品率的目的。当集成电路的最小线宽和最小间距变得越来 越小，这种量测方法的局限性越来越明显。这种方法主要有以下几个问题-
1) 不是所有的工艺缺陷都能被光学设备量测到。检测设备的效率随著 其设定的敏感度而不同。如果敏感度设定过高，会产生很多假的不真实的
缺陷；如果设定太低，就会有真的缺陷不能够被量测到。所以敏感度的设 定对检测的有效性至关重要。但是这种设定更多情况下都只是从经验来， 并不能从理论上精确地设定这一参数从而一定使设备能够检测到所有的 缺陷或者大部分的缺陷。另外不同材料的缺陷的敏感度不同；对金属层缺 陷设定的敏感度不一定对氧化层适用。这也大大地增加了设定有效敏感度 的难度
2) 不是所有量测到的缺陷都是致命的缺陷。即使敏感度设定正确，所 有的缺陷都被量测到，不是所有的缺陷都是致命的并且一定会使芯片失 效。提高成品率更重要的是要减少致命的缺陷，所以如果不能区分何种缺 陷一定会造成芯片失效，就不能更好地减少这种缺陷从而更快地提高成品率。
3) 缺陷量测设备的效率很低，需要花费很长时间才能量测一片硅片。 传统上半导体制造商也依靠手工画一些有限的图案来作技术研发，但
是这种手工作坊的特点是效率慢，并且不能设计复杂的测试芯片。而后 一点恰恰是先进工艺(150nm以下)必须的。特别是工业制造设计DFM (Design for Manufacturing)的需要，需要非常复杂的测试芯片来提高生产 线的工艺。传统的测试芯片只能检验部分的工艺缺陷，很多影响良品率 的因素必须要依靠真正的产品来检验，这样就会大大地降低良品率的提升 速度。

发明内容
本发明提出一种的方法能快速有效地分析和提高主要影响成品率的缺 陷率，这样可以大大地提高成品率的提升速度。
本发明通过利用测试芯片来精确地确定生产线的各种工艺模块缺率 陷曲线和接触孔的失效率以及结合对产品版图的每层断电和漏电的有效 面积曲线和接触孔的个数的分析，从而建立成品率模型框架来分析和提高 半导体生产线的成品率的方法和系统。所述方法包括
1) 通过测试芯片的电学性能测量来确定生产线各个工艺模块的断电 和漏电的缺陷曲线以及每种接触孔的失效率。
所述的测试芯片根据缺陷对电路性能的断电和漏电失效的影响来进 行设计测试电路。
测试芯片中用于测量断电和漏电缺陷的测试电路优选为梳子状和P个 蛇形线的集合体；用于测量接触孔的失效率的测试电路是由很多接触孔和 连接线所组成的集合体。 一般P的范围为P^4。因为需要从测试的结果 来拟合缺陷曲线(参考下面的公式(l)),所以至少要有23个数据点来拟合.
对于P-4的情况,断电的缺陷结果会有4个数据点;漏电有3个.
所述的每层的断电和漏电缺陷曲线的获取，包括
(1) 测量该层的每种测试电路的断电和漏电失效情况；
(2) 根据相邻线间失效的个数以及线宽和线距来计算缺陷的尺寸；
(3) 获取断电和漏电缺陷大小的曲线。
每种接触孔的失效率的获取，包括-
(l)观懂每种接触孔的测试电路的成品率； .(2)根据每种接触孔的个数和其成品率来计算每一种接触孔的失效率。
2) 通过对产品版图的分析来获取每层的断电和漏电的有效面积曲线 以及每种接触孔的个数。
获取有效面积的一种方法是通过图形收縮来获得每层的断电有效面 积曲线和通过图形扩张来获得每层的漏电有效面积曲线。
通过图形收縮，来获得每层的断电有效面积曲线，包括
(l)选择一个电路层，比如第一层金属M1;
(2) 把电路版图上M1图形以一个缺陷尺寸从边上向内收縮来得到图形 收縮后的重叠区域，然后把所有版图中重叠区域的面积加在一起就能获得
该缺陷所对应的M1在该缺陷尺寸的断电有效面积；
(3) 选择不同的缺陷尺寸重复第二步，就可以得到M1在不同缺陷尺寸 的断电有效面积曲线；
(4) 依次选择所有的电路层，重复第二和三步骤就可以得到每层的断 电有效面积曲线。
通过图形扩张来获得每层的漏电有效面积曲线，包括
(1) 选择一个电路层，比如第一层金属M1;
(2) 把电路版图上M1图形以一个缺陷尺寸从两边扩张得到图形扩张后 的重叠区域，然后把所有版图中重叠区域的面积加在一起就能获得该缺陷 所对应的M1在该缺陷尺寸的漏电有效面积；
(3) 选择不同的缺陷尺寸重复第二步，就可以得到M1在不同缺陷尺寸 的漏电有效面积曲线；
(4) 依次选择所有的电路层，重复第二和三步骤就可以得到每层的漏 电有效面积曲线。
获取有效面积的另一种方法是通过蒙特卡洛(MONTO CARLO)模拟 来获得每层的断电有效面积曲线和每层的漏电有效面积曲线。
通过蒙特卡洛(MONTO CARLO)模拟来获得每层的断电有效面积曲 线，包括
(1) 选择一个电路层，比如第一层金属M1;
(2) 选择一个尺寸大小的缺陷用蒙特卡洛模拟缺陷在电路中发生情况， 然后计算该缺陷所造成的断电失效的概率；举例来说，如果缺陷发生了 IO，OOO次，其中造成断电失效的次数为100,则该缺陷造成的概率为1%. 其断电有效面积为整个芯片的面积乘以1%;
(3) 选择不同的缺陷尺寸重复第二步，就可以得到M1在不同缺陷尺寸 的断电有效面积曲线；(4)依次选择所有的电路层，重复第二和三步骤就可以得到每层的断 电有效面积曲线。
通过蒙特卡洛(MONTO CARLO)模拟来获得每层的漏电有效面积曲 线，包括
(1) 选择一个电路层，比如第一层金属M1;
(2) 选择一个尺寸大小的缺陷用蒙特卡洛模拟该缺陷在电路中发生情 况，然后计算该缺陷所造成的漏电失效的概率；举例来说，如果缺陷发生 了10,000次，其中造成漏电失效的次数为100，则该缺陷造成的概率为 1%，其漏电有效面积为整个芯片的面积乘以1%。
(3) 选择不同的缺陷尺寸重复第二步，就可以得到M1在不同缺陷尺寸 的漏电有效面积曲线。
(4) 依次选择所有的电路层，重复第二和三步骤就可以得到每层的漏 电有效面积曲线。
每种接触孔的个数是通过对产品版图的分析来获取的.因为每种接触 孔都位于一定的层间.举例来说，VIA1是连接M1和M2的接触孔,通过分析 M1和M2层间连接的情况就可以获得VIA1的个数.
3) 通过对断电和漏电的缺陷曲线和有效面积曲线的积分来建立断电 和漏电的成品率模型，通过珀松模型来建立每种接触孔的成品率模型；每 层断电和漏电成品率以及每种接触孔成品率模型结合在一起就构成了整 个芯片的成品率模型。
4) 通过对各个工艺的最终缺陷曲线的假设分析推算各个工艺模块的 缺陷对成品率的影响。
5) 通过对产品实际的成品率和成品率模型的分析获得非缺陷因素对 产品成品率的影响。
本发明方法中，最为关键的是建立成品率模型。该成品率模型是有每 一层的断电和漏电成品率，和每种接触孔的成品率所组成的。举例来说，
假设一种设计有以下设计层所构成，AA, POLY，CONTACT， Ml, VIA1, M2: VIA2， M3, VIA3, M4, VIA4，M5。成品率则包含以下内容
AA断电和漏电的成品率；
POL Y断电和漏电的成品率；
Ml断电和漏电的成品率； M2断电和漏电的成品率； M3断电和漏电的成品率； M4断电和漏电的成品率； M5断电和漏电的成品率； CONATCT的成品率；
VIA1的成品率； VIA2的成品率； VIA3的成品率；
VIA4的成品率。
它们所有的乘积就是最后整个产品的成品率。 要建立每一层的断电或漏电的成品率模型，必须要获得两条曲线。第
一条曲线就是该层的断电和漏电的缺陷曲线；第二条是该层的断电和漏电
有效面积曲线。
下面以M1漏电成品率模型为例来说明如何建立M1漏电成品率模型。 一般来说，断电或漏电的缺陷曲线是随着缺陷尺寸变大而变小，如图2中 曲线(1 )所示的M1漏电的缺陷曲线，这条曲线可以通过测试电路来获 得。
有效面积曲线是从产品的版图来得到的。所谓的有效面积可以从以下 的例子来理解。不是每一个缺陷都会造成芯片失效。该缺陷必须到达一定 的大小(>芯片中的最小尺寸)，并且该缺陷要落在某个位置才会造成芯片失 效。所谓的有效面积是指只要该缺陷的中心落到该面积内，该芯片一定会 失效。可以看出，有效面积是和缺陷的大小有关。对某一个工艺而言，在 最小尺寸以下，每层或某个工艺模块的有效面积是零，这是因为缺陷的尺 寸太小，不足以造成芯片失效。但当缺陷的尺寸大到一定程度，无论缺陷
落在芯片的任何地方，只要缺陷产生的事件发生，芯片就一定会失效，这
时的有效面积就是整个芯片的面积。下面以在图3中的例子来加以说明。
假设图3中的线宽是S，缺陷是圆形的，半径为R。当R-S/2时，只要该 缺陷的中心落在两条线的中间部位，该缺陷就会使两条线漏电。当 R-S/2+A时，只要该缺陷的中心落在中间的灰色面积之内，该缺陷一定会 使两条线漏电。该灰色面积就是对应该缺陷尺寸的漏电有效面积，其大小 是2*1^\。在以上的计算中，两头的有效面积被忽落了。
从以上的简单计算中，可以看出，有效面积在缺陷尺寸小于版图的最 小尺寸时，其值为零；在缺陷尺寸大于最小尺寸时，其值和M1的具体版 图相关，随着缺陷尺寸的变大，有效面积也会变大；当缺陷尺寸达到一定 程度之后，有效面积就是整个芯片的面积，也就是说，只要该尺寸的缺陷 已经发生，该芯片一定回失效。
实际的产品版图是非常复杂的。通常有两种方法来获得芯片的断电和 漏电有效面积曲线。 一是通过图形的扩张来得到漏电的有效面积，通过图 形的压缩来得到断电的有效面积曲线；二是通过蒙特卡洛(MONTO CARLO)的统计来得到断电和漏电的有效面积曲线。
Ml漏电的有效面积可以从图4的示意图中获得。当两条M1线扩张时， 最终会重叠在一起，重叠的面积就是漏电的有效面积。其有效面积是扩张 大小的函数，该扩张的大小也就是缺陷尺寸的大小。
Ml断电的有效面积可以从图5的示意图中获得。当一条M1线从两边 向内收縮并越过中间线时，最终会重叠在一起，重叠的面积就是断电电的 有效面积。其有效面积是收縮大小的函数，该收縮的大小也就是缺陷尺 寸的大小。
在计算产品的M1断电和漏电的有效面积时，就是通过对M1的所有线 来同时做同样的操作来实现的。同样地，可以获得其它层的断电和漏电 的有效面积曲线。
另一种蒙特卡洛(MONTO CARLO)的方法则是根据统计的方法来获得 的。其方法是先假设某一尺寸大小的缺陷，该缺陷可以假设是圆形的或者 方形的，然后用蒙特卡洛(MONTO CARLO)的方法把该缺陷落到芯片上， 然后判断该缺陷造成失效的次数。具体来说，如果落了10000个某种大小 缺陷，其中10次造成了失效，则该种尺寸的缺陷的有效面积就是整个芯片
的面积和10/10000的成积。实际的产品版图非常大，通常是通过把整个芯
片分成很小的单元来做蒙特卡洛的模拟来得到不同尺寸的缺陷的有效面 积。
Ml的漏电有效面积曲线如图2中的曲线(2)所示。 一般而言，对于任何的半导体工艺，小尺寸的缺陷要多一些，大尺寸 的缺陷少，通常用下面的公尺(l)来表述。
<formula>formula see original document page 12</formula>---------(1)
其中DD(X)是层的断电或者漏电的缺陷曲线，它是缺陷大小X的函数。 D0是缺陷率，K是一个常数，X是缺陷的尺寸，P是表示缺陷曲线下降快慢 的参数。P越大，该曲线下降的速度越快，也就是说，大尺寸的缺陷少， 小尺寸的缺陷多。该曲线是由实际电学测量的结果拟合而得到的。
某一层的可能致命漏电缺陷的个数则是有两条曲线乘积的积分所定， 如公式(2)所示
<formula>formula see original document page 12</formula>
CA(X)是用来代表有效面积的函数。积分的结果用D(^aCA来表达。 工艺模块(或每层)的断电和漏电缺陷的成品率公式如(3)所示。
<formula>formula see original document page 12</formula>
式中Dc和aCA的意思如图2所示。整个积分的过程如图2中所示。 重复以上的过程，就可以得到每一层的断电和漏电成品率。 对于接触孔的成品率模型，则会用下面的公式(4)计算。
<formula>formula see original document page 12</formula>
式中X是接触孔的失效率，N是每层单接触孔的个数。必须注意是单接 触孔，如果在一个位置同时用到的接触孔>=2，这个孔的个数则不被计入。
<formula>formula see original document page 12</formula>
这是因为在同一位置>=2的接触孔同时失效的概率是很小的，如果频繁地 发生，说明整个生产线成品率基本为零。这不符合没有特征的失效的假设。
N是从产品的实际版图中获得的。X是由测试结构来得到的，其单位 一般为每10亿个中失效多少个。
重复以上的过程，每一种接触孔的成品率就可以获得。
在获得每一层的断电和漏电成品率以及每一种接触孔的成品率后，整 个芯片的成品率就是所有成品率的乘积。
一般而言，每种生产工艺的缺陷曲线都会达到一个最终成熟的水平， 其曲线一般不可能为零缺陷。举例来说，对于成熟的l 3 0纳米工艺， Ml漏电的Do(缺陷率)可能到0.2失效每平方厘米。也就是说，每种工艺缺 陷曲线会饱和到某种情况。根据现有的缺陷曲线和最终可能的饱和曲线， 该种缺陷对成品率的影响就可以精确地计算出来。这个过程可以从图6中 来说明。曲线(1)是现有的M1漏电缺陷曲线；曲线(3)是最终所能够达到 的缺陷水平。通过比较这两条曲线和有效面积曲线(2 ) CA(X)分别积分 后的差值就可以知道对现在的缺陷率对成品率的影响。
通过对现有的缺陷曲线和最终的饱和缺陷曲线的分析，每个工艺模块 对成品率的影响就可以精确地被计算出来。
前面讲了从测试芯片的缺陷曲线结果和芯片版图来计算成品率。在生 产中产品也有实际的成品率。 一般而言，我们可以把实际产品按照成品率 特征的不同，划分为两大类。 一类是没有特征的失效，另一类是特征失效。 举例来说，如果一个硅片的失效特征是所有中间部分全部失效，这说明这 种失效是由于特种原因造成的，不是由于缺陷的无序发生所造成的。这种 有特征的失效通常而言是由于设备的缺陷所引起的。
通过比较成品率模型所估计的成品率和实际成品率，非缺陷所造成的 成品率影响就可以被计算出来。举例来说，根据成品率模型，在现有的 缺陷状况下，该产品最高可以达到60%;实际中没有特征失效的成品率可 能有50%;中间的差别10%就是非缺陷所造成的。
总上所述，在对生产线每层和每工艺模块的缺陷率，产品的版图以及 产品的实际成品率作出单独分析之后，我们就可以把所有的结果放在一起 来建立失效的原因分布。
本发明的基于提高产品成品率的方法有以下优点
(1) 通过测试芯片能够较为精确地预测各个工艺模块的缺陷率；
(2) 结合各个工艺模块的缺陷率和产品的设计版图，精确地预测各个 工艺模块对整个产品成品率的影响；
(3) 结合产品的实际成品率以及成品率模型预测的成品率，精确地估 计非缺陷所造成的成品率丧失。


图l是本发明量化成品率原因的流程图2是通过对M1漏电缺陷曲线和M1漏电有效面积来积分来建立M1漏
电的成品率模型示意图3是计算M1漏电有效面积的示意图4是通过线扩张来获得M1漏电有效面积的示意图5是通过线收縮来获得M1断电有效面积的示意图6是计算M1漏电缺陷对成品率影响的示意图7是测量第一层金属M1的断电和漏电缺陷率的测试电路示意图8是第一层金属M 1的漏电缺陷曲线示意图9是VIA1接触孔的失效率测试电路示意图10显示的是一个产品M1的漏电的有效面积曲线示意图1 l显示的是接触孔的个数分布图12是本发明基本的成品率模型；
图13是各个工艺模块的缺陷对成品率的影响示意图。
具体实施例方式
现在采用典型的数据结合图l的程序流程说明本发明
l.半导体生产线的各种工艺模块缺陷曲线的获取
图7显示的是获取第一层金属M1断电和漏电的缺陷率的测试芯片中 的测试电路。这是一个梳子状和P个蛇形的金属线的集合体。
这里以P-4来说明如何通过电学测量来得到断电和漏电的缺陷率曲线。
对断电的测量，会有4个测量-线l,线2,线3和线4。 对漏电的测量，会有3个测量-线1到线2的漏电，线2到线3的漏电， 线3到线4的漏电。
对断电的测量来说，在一个测试的电路单元中，会出现下面几种情况:
1) 单条线断(无相邻线同时断)，比如线l，线3或者线2，线4
2) 双相邻线断，比如线1和线2同时断，线2和线3同时断，线3和线4同
时断
3) 三条相邻线断，比如线l/线2/线3同时断，线2/线3/线4同时断
4) 四条线同时断，线l/线2/线3/线4同时断
从断电的测量结果可以决定缺陷的大小分布。如果一个缺陷使四条线 同时断，那么这个缺陷的尺寸会比一个同时使三条线断的缺陷尺寸大；同 样的，是单条线断的缺陷是最小的。当然，在考虑缺陷尺寸大小时，也要 考虑到测试线路本身的设计参数。 一般而言，测试线路包含有各种大小的 设计尺寸，从而可以进一步得到缺陷大小的精确分布.
同样的道理，我们可以分析出漏电电缺陷的分布曲线.
对漏电的测量来说，在一个测试的电路单元中，会出现下面几种情况
1) 双相邻线漏电，比如线1和线2，线3/线4漏电
2) 三条相邻线漏电，比如线l/线2/线3同时漏电，线2/线3/线4同时漏电 2)四条线同时漏电，线l/线2/线3/线4同时漏电
必须指出的是，在以上的计算中，有一个隐含的假设，就是在一个测 试的单元中，只发生一个缺陷。这中条件可以通过控制测试单元的大小来 满足。在这里关键的问题是缺陷的无序发生的概率，通常一个测试单元只 有几百微米见方，如果在如此小的面积上同时产生两个和两个以上的缺陷 的概率很高，说明整个芯片不会有成品率，就不是缺陷的无序发生。只要 成品率的丧失是由于缺陷的无序发生所造成的，这样的条件就会满足。
图8显示的是M1漏电缺陷的分布曲线。
对于接触孔的失效率是由如图9所示的测试电路来获得的。实际的测 试电路应该包含有各种各样的设计尺寸的接触孔链来反映设计的各种情 况。
2.有效面积曲线和接触孔个数的获取
要想精确地建立成品率的模型并且根据工艺的各种工艺模块缺陷率 来预估产品的成品率，也必须对产品版图的设计参数作仔细地分析和研 究。不同产品有不同的版图设计，其成品率对同样生产线的各种工艺模块 缺陷率依赖不同。举例来说，如果一个产品的版图有很多的接触孔，这个 产品就会对生产线的接触孔模块的失效率非常敏感；与此相反，如果一个 产品只有很少量的接触孔，其成品率就能容忍高的接触孔的失效率。 一般 而言为建立一个简单的成品率模型，通过对产品版图的分析和研究，需要 获得产品版图的每层的断电和漏电有效面积以及每层单接触孔的数目。 图10显示的是一个产品M1的漏电的有效面积曲线。 图ll显示的是从版图中计算出来的该产品的接触孔的个数分布图。
3. 成品率模型的建立
图12显示的是一个基本的成品率模型。其中，Xo是最小尺寸。缺陷率 Do是从测试芯片的结果获得，aCA是从芯片的设计版图积分而得，p是由缺 陷曲线拟合而得到的。
成品率模型可以在此基础上进一步细化。举例来说，如果一个接触孔 在<2微米以内没有别的同样的接触孔，这样的接触孔可被划分为孤立接触 孔，通常来说，孤立接触孔的失效率要比密集接触孔的失效率高。在做设 计版图分析时，孤立接触孔的成品率可以单独分析出来作预估，剩下密集 接触孔在单作分析，这样就会更加准确地预估整个接触孔的成品率，从而 更加准确地预估整个芯片的成品率。另外，如果一个芯片有记忆体区域， 其成品率也可以单独计算。如果该记忆体还有用作提高成品率的修复区 域，该记忆体会有两种成品率， 一是没有经过修复的，通常比较低；另一 种是经过修复之后的成品率。
4. 产品实际成品率的分析
前面讲了从测试芯片的结果和生产的芯片版图来计算成品率，实际生 产中产品的成品率。 一般而言，我们可以把实际产品按照成品率特征的不 同，划分为两大类。 一类是没有特征的失效，另一类是特征失效。举例来 说，如果一个硅片的失效特征是所有中间部分全部失效，这说明这种失效 是由于特种原因造成的，不是由于缺陷的无序发生所造成的。这种有特征 的失效通常而言是由于设备的缺陷所引起的。
5.影响成品率的各种缺陷的综合分析以及解决方法
在对生产线每层和每工艺模块的缺陷率，产品的版图以及产品的实际 成品率作出单独分析之后，我们就可以把所有的结果放在一起来建立失效 的原因分布。如图1所示。
从图l可以看出，所有成品率丧失的原因可能被分为三大类 一种是 缺陷的无序发生所造成的；第二种是由于和缺陷无关的原因所造成的；第 三种是由于设备的缺陷所造成的。为了更好地提高成品率，每种原因所造 成的成品率的丧失需被精确地确定。利用以上的方法，就可以做到这一点。
结合从测试芯片获得的生产线的工艺模块的缺陷率以及产品的版图 分析，两种信息可以得到， 一是在现有的生产线的工艺条件下，其缺陷所 允许的的产品成品率；二是每个工艺模块的缺陷率对现有成品率的影响， 从而可以知道哪些模块对成品率的影响比较大，从而减少这些模块的缺 陷，以达到快速提高成品率的目的。
通过比较产品的实际成品率(没有特征失效的部分)和预估的缺陷所允 许的的产品成品率，就会知道非缺陷所造成的成品率丧失的数值。晶体管 的漏电，光学纠正(OPC)不好等等是常见的非缺陷所造成的成品率丧失。
第三部分成品率丧失是由设备的缺失所造成的。通常设备是定期维护， 但是有时设备会突然不好。这类成品率的丧失可以通过对设备和芯片的功 能失效特征的对应关系的分析来发现，也可以通过生产设备和对硅片的对 应关系来分析何种设备可能造成了这些特征失效。如果发现某种设备可能 有问题，也可以用测试芯片的结果来作鉴定。
图13显示的是各个工艺模块的缺陷对产品成品率的影响.在本例中， Ml漏电缺陷对成品率影响为2.9。/。； AA/Poly到Ml的接触孔的影响为6n/。。
权利要求
1.一种分析和提高半导体生产线的成品率的方法，包括通过测试芯片的电学性能测量来确定生产线每个工艺模块的断电和漏电的缺陷曲线以及每种接触孔的失效率；通过对产品版图的分析来获取每层的断电和漏电的有效面积曲线以及每种接触孔的个数；通过对断电和漏电的缺陷曲线和有效面积曲线的积分来建立断电和漏电的成品率模型，通过珀松模型来建立接触孔的成品率模型；每层断电和漏电成品率以及每种接触孔成品率模型结合在一起就构成了整个芯片的成品率模型；通过对各个工艺的最终缺陷曲线的假设分析就可以知道各个工艺模块的缺陷对芯片成品率的影响；通过对产品实际的成品率和成品率模型所模拟的成品率加以比较就可以获得非缺陷因素对产品成品率的影响。
2. 根据权利要求l所述的方法，其特征在于所述的测试芯片根据缺 陷对电路性能的断电和漏电失效的影响来进行设计测试电路。
3. 根据权利要求2所述的方法，其特征在于所述的测试芯片中用于 测量断电和漏电缺陷的测试电路为梳子状和P个蛇形线的集合体，P的范围 P23;用于测量接触孔的失效率的测试电路是由很多接触孔和连接线所组成的集合体。
4.根据权利要求1所述的方法，其特征在于通过图形扩张来获得每层 的漏电有效面积曲线，包括(1) 选择一个电路层；(2) 把电路版图上该电路层图形以一个缺陷尺寸来扩张来得到图形扩 张后的重叠区域，然后把所有版图中重叠区域的面积加在一起就能获得该 缺陷所对应的该电路层在该缺陷尺寸的漏电有效面积；(3) 选择不同的缺陷尺寸重复第二步，得到该电路层在不同缺陷尺寸 的漏电有效面积曲线; (4)依次选择所有的电路层，重复第二和三步骤得到每层的漏电有效 面积曲线。
5. 根据权利要求1所述的方法，其特征在于通过蒙特卡洛模拟来获得 每层的漏电有效面积曲线，包括(1) 选择一个电路层；(2) 选择一个尺寸大小的缺陷用蒙特卡洛模拟缺陷在电路中发生情况，然后计算该缺陷所造成的漏电失效的概率，然后用此概率乘以芯片的面积得到该尺寸的缺陷的漏电有效面积；(3) 选择不同的缺陷尺寸重复第二步，得到该电路层在不同缺陷尺寸的 漏电有效面积曲线；(4) 依次选择所有的电路层，重复第二和三步骤得到每层的漏电有效面 积曲线。
6. 根据权利要求1所述的方法，其特征在于通过图形的收縮来获得每 层的断电有效面积曲线，包括(1) 选择一个电路层；(2) 把电路版图上该电路层图形以一个缺陷尺寸从两边收缩得到图形 收縮后的重叠区域，然后把所有版图中重叠区域的面积加在一起就能获得 该缺陷所对应的该电路层在该缺陷尺寸的断电有效面积；(3) 选择不同的缺陷尺寸重复第二步，得到该电路层在不同缺陷尺寸 的断电有效面积曲线；(4) 依次选择所有的电路层，重复第二和三步骤就得到每层的断电有 效面积曲线。
7. 根据权利要求1所述的方法，其特征在于通过蒙特卡洛模拟来获得 每层的断电有效面积曲线，包括(1) 选择一个电路层；(2) 选择一个尺寸大小的缺陷用蒙特卡洛模拟该缺陷在电路中发生情 况，然后计算该缺陷所造成的断电失效的概率，然后用此概率乘以芯片的 面积得到该尺寸的缺陷的断电有效面积； (3) 选择不同的缺陷尺寸重复第二步，得到该电路层在不同缺陷尺寸 的断电有效面积曲线；(4) 依次选择所有的电路层，重复第二和三步骤得到每层的断电有效 面积曲线。
8. 根据权利要求1所述的方法，其特征在于每层的断电和漏电缺陷曲 线的获取，包括(1) 观懂该层的每种测试电路的断电和漏电失效情况；(2) 根据相邻线间失效的个数以及线宽和线距来计算缺陷的尺寸的范围；(3) 获取断电和漏电缺陷大小的曲线。
9. 根据权利要求1所述的方法，其特征在于每种接触孔的失效率的获 取，包括(1) 测量该种接触孔的测试电路的成品率；(2) 根据每种接触孔的个数和其成品率来计算每一种接触孔的失效率。
10. —种包括执行前述任何权利要求中任何一项所述的方法的装置。
全文摘要
本发明公开了一种分析和提高半导体生产线的成品率的方法，通过利用测试芯片来精确地确定生产线的各种工艺模块缺率陷曲线和接触孔的失效率以及结合对产品版图的每层断电和漏电的有效面积曲线和接触孔的个数的分析，从而建立成品率模型框架来实现的。本发明方法能够精确地计算各种工艺模块的缺陷率对成品率的不同影响，能够使生产人员精确地知道生产线的各个工艺模块对成品率的影响，从而能够指导生产线的工程人员去快速有效地解决那些对成品率有重要影响的缺陷，从而可以快速有效地提高成品率。
文档编号G06F17/50GK101183399SQ200710156700
公开日2008年5月21日 申请日期2007年11月16日 优先权日2007年11月16日
发明者严晓浪, 峥 史, 郑勇军, 马铁中 申请人:浙江大学