专利名称：一种amba接口电路的制作方法
技术领域：
本发明属于半导体集成电路技术领域，涉及一种AMBA总线接口电路。
背景技术：
微处理器核或DSP核、存储器、系统总线和外设已集成在一块芯片上，随着SoC技 术的发展，要求高速数据传输，减小总线访问延迟，减小存储器访问延迟。需要设计一种能 满足高速数据传输的总线接口模块，使处理器核运行和外设的数据传输具有并行性，提高 系统总体性能。 目前，如专利号为02130330. 4的集成电路和20071004557. 7的RISC系统中AMBA 的AHB接口与并行处理器间数据转换的方法，采用的基于AMBA总线的接口电路多是采用寄 存器传输数据，不易克服总线访问延迟，易浪费资源。
发明内容
本发明的目的就是为了克服已有AMBA总线的接口电路中存在的总线访问延迟、 易浪费资源的缺陷，提供的一种采用FIFO存储读写的AMBA接口电路。
本发明的技术方案 —种AMBA接口电路，包括Master接口电路、Slave接口电路及其总线仲裁器， Master接口电路与主设备Master相连，Slave接口电路与从设备Slave相连，由总线仲裁 器仲裁确定总线使用权，然后进行主设备、从设备间的数据交换，其特征在于，Master接口 电路内置3个先进先出的数据缓存器FIF0，其中 Write Data FIFO用于接收从主设备传输来的数据，当该主设备暂未获得总线使
用权时，可将数据先写入Write Data FIFO中，待获得总线使用权时再传输数据； Write Address FIFO用于接收从主设备传输来的地址，当该主设备暂未获得总线
使用权时，可将地址先写入Write Address FIFO中，待获得总线使用权时再传输地址； Read Data FIFO用于向主设备发送数据，当主设备忙时，从Slave传输来的数据可
暂存于Read Data FIFO中，然后释放总线，待主设备可接收数据时再发送数据。本发明中所述的FIFO，是First In First Out的縮写，即先进先出的数据缓存器，
采用FIFO存储读写的AMBA接口电路设计技术实现基于AMBA规范AHB总线的32位主从设
备间通讯接口电路。电路主体结构由Master主设备接口电路、Slave从设备接口电路、AHB
总线仲裁器组成。其中Master接口电路内置三个FIFO两个接收， 一个发送；Slave接口电
路中用寄存器收发数据；通过总线仲裁器选择优先权，完成主从设备间数据传输。 本发明的设计方案是为了平衡节点内的系统总线和片上网络接口之间不同的传
输速率，尽量减小高性能和高吞吐量设备之间数据传输的总线访问或网络传输延迟，如
CPU、DSP或其他协处理器、DMA设备、片上存储器和片上多核各节点等之间的数据传输。创
新点在于通过Master接口电路内置三个FIFO,使处理器核运行和外设的数据传输具有并
行性，以减小总线等待时间和访存延迟。
本发明的技术方案中 1、Master接口电路内置三个FIF0 :两个作为接收的FIFO,分别接收从主设备传输 来的数据和地址；另一个向主设备发送数据。AHB总线支持多个主、从设备，地址、数据总线 分开传输，当该主设备暂未获得总线使用权时，可将数据或地址先写入FIFO中，待获得总 线使用权时再传输数据，这样可以使主设备不需等待而继续运算；当主设备忙时，从Slave 传输来的数据可暂存于FIFO中，然后释放总线，待主设备可接收数据时再发送数据。这样 可以节约资源，减小总线访存延迟。 2、为了访问如片上存储器等设备，Slave接口电路内部设置了地址、数据、传输类 型和控制等几种寄存器。在对从设备进行读写时，根据传输类型、控制寄存器信号进行读 写。Slave接口电路控制读数据和响应信号，从参加传输的从设备中选择要访问的设备。
3、 AHB总线支持多个主、从设备，根据主设备发送总线请求，由总线仲裁器决定哪 个主设备可以将其地址和控制信号发送给所有的从设备。
4、支持单周期总线主设备控制权转换。
本发明及其在应用中包括以下特点 1、AHB总线支持碎发式数据传输方式和分裂事务，在Master接口电路中设置三个 FIFO可以使主设备在进行这两种传输方式时，请求、使用和释放总线时尽量减小延迟，减少 空闲时间。 2、当系统中从设备是片上存储器，尤其是一个从设备时，通过Slave中的数据寄 存器和Master中的FIFO传输数据，既能提高总线访问效率，又能减少接口电路芯片面积， 使接口电路做得更小。 本发明与现有技术相比，其显著优点是 1 、通过Master接口电路设置FIFO,使主、从设备的运行和数据或地址传输具有并 行性，减小总线等待时间和访存延迟。 2、通过Master接口电路设置FIFO,使主、从设备在传输数据或地址过程中节省资 源。 3、将该Master接口电路用于片上网络传输时，避免数据包丢失。 本发明主要是通过内置FIFO,并采用FIFO传输，改变现有技术中用寄存器传输数
据或地址，提高了总线访问效率，使主设备、从设备的运行和数据或地址传输具有并行性。
采用FIFO存储读写的AMBA接口电路可用于SOC芯片中主设备与从设备数据或地址传输，
以及基于总线结构或片上网络NOC结构的片上多核各节点间数据或地址传输。
图1是本发明的总体结构图；
图2是Master接口电路结构图。
具体实施例方式
如图1所示，本发明所述的一种AMBA接口电路，包括Master接口电路、Slave接 口电路及其总线仲裁器，Master接口电路与主设备Master相连，Slave接口电路与从设备 Slave相连，由总线仲裁器仲裁确定总线使用权，然后进行主设备、从设备间的数据交换。
如图2所示，本发明的特征在于，Master接口电路内置3个先进先出的数据缓存 器FIF0，其中 Write Data FIFO用于接收从主设备传输来的数据，当该主设备暂未获得总线使
用权时，可将数据先写入Write Data FIFO中，待获得总线使用权时再传输数据； Write Address FIFO用于接收从主设备传输来的地址，当该主设备暂未获得总线
使用权时，可将地址先写入Write Address FIFO中，待获得总线使用权时再传输地址； Read Data FIFO用于向主设备发送数据，当主设备忙时，从Slave传输来的数据可
暂存于Read Data FIFO中，然后释放总线，待主设备可接收数据时再发送数据。 上述三个FIFO均通过AHB BuS与仲裁器以及Slave接口电路相连。
权利要求
一种AMBA接口电路，包括Master接口电路、Slave接口电路及其总线仲裁器，Master接口电路与主设备Master相连，Slave接口电路与从设备Slave相连，由总线仲裁器仲裁确定总线使用权，然后进行主设备、从设备间的数据交换，其特征在于，Master接口电路内置3个先进先出的数据缓存器FIFO，其中Write Data FIFO用于接收从主设备传输来的数据，当该主设备暂未获得总线使用权时，可将数据先写入Write Data FIFO中，待获得总线使用权时再传输数据；Write Address FIFO用于接收从主设备传输来的地址，当该主设备暂未获得总线使用权时，可将地址先写入Write Address FIFO中，待获得总线使用权时再传输地址；Read Data FIFO用于向主设备发送数据，当主设备忙时，从Slave传输来的数据可暂存于Read Data FIFO中，然后释放总线，待主设备可接收数据时再发送数据。
全文摘要
本发明涉及一种AMBA接口电路，其特征在于Master接口电路内置3个FIFO，其中Write Data FIFO、Write Address FIFO用于接收从主设备传输来的数据和地址，当该主设备暂未获得总线使用权时，可将数据或地址先写入Write Data FIFO或Write Address FIFO中，待获得总线使用权时再传输数据或地址；Read Data FIFO用于向主设备发送数据，当主设备忙时，从Slave传输来的数据可暂存于Read Data FIFO中，然后释放总线，待主设备可接收数据时再发送数据。本发明与现有技术相比，其显著优点是1、通过Master接口电路设置FIFO，使主、从设备的运行和数据或地址传输具有并行性，减小总线等待时间和访存延迟。2、通过Master接口电路设置FIFO，使主、从设备在传输数据或地址过程中节省资源。3、将该Master接口电路用于片上网络传输时，避免数据包丢失。
文档编号G06F13/40GK101710310SQ20091018521
公开日2010年5月19日 申请日期2009年10月30日 优先权日2009年10月30日
发明者刘艳, 张多利, 杜高明, 汪健, 耿罗峰 申请人:华东光电集成器件研究所