专利名称：一种总线外扩抗干扰加密的方法
技术领域：
本发明涉及一种总线外扩抗干扰加密的方法。
背景技术：
在CPU或MCU等系统具备并行总线的情况下，通常是利用并行总线扩展槽实现功 能插件的扩展应用，而在电力终端产品中，对于任何CPU系统设计，数据/地址并行总线的 应用已非常广泛，在板内的短距离传输中，这种应用方式不仅传输速度快、效率高，而且不 易出错。但由于并行总线的速度高，抗干扰能力弱，目前对于其应用往往局限于单板设计， 对于在整机的多插件的应用上还不是很成熟存在很多技术难点。
发明内容
本发明所要解决的技术问题是克服现有技术的不足，提供一种总线外扩抗干扰加 密的方法，该方法实现了总线数据实时传输中的高准确性和高抗干扰性，解决了上述设计 难点。本发明所采用的技术方案是本发明中所述方法是对所要控制的各个功能插件在 总线数据实时传输过程中进行加密，包括以下步骤(1)在中央CPU内对总线数据分为以下四个区域，控制使能区对应于所控的功能插件硬件总使能指令，其中包含的编码应与功能 插件功能及编号对应；指令有效区作为中央CPU指令使能密码，表示该条控制指令是由中央CPU有效给 出；控制区由中央CPU根据控制需要具体配置一段编码，其中的每个编码分别对应 于被控功能插件的具体动作命令；控制校验区由中央CPU根据上述控制区的数据进行按位反码置位进行校验；(2)选择所要操作的功能插件，根据它对控制使能区进行赋值，确定与所述功能插 件相对应的操作命令；(3)根据上述操作命令对控制区进行赋值，确立具体的动作命令；(4)根据上述具体动作命令的相应数据，按位取反并赋给控制体验区；(5)填写指令有效区，用于上述具体动作命令的操作密码；(6)将上述区域数据合并为一条总线数据并写入相应操作地址，完成一次控制指 令的下发。所述总线为16位数据总线，其中编码BH15 BH12为控制使能区，编码Bitll Bit8为指令有效区，编码Bit7 Bit4为控制区，编码Bit3 BitO为控制校验区。进一步，在中央CPU向功能插件下发控制指令前，先下发总线使能有效指令并持 续时间At，在时间At内功能插件如果接收到符合总线加密的控制指令则控出，若超时 At则该功能插件拒绝接收总线控制指令。
所述持续时间Δ t为0. 1ms,也可以根据总线速度进行设定。进一步功能插件通过总线译码器接收总线控制指令后，对数据按照分区分位校验 核实，当数据全部符合逻辑定义后方可执行本次操作，否则取消中央CPU的控制指令。本发明的有益效果是由于本发明在中央CPU内对总线数据分为以下四个区域 控制使能区、指令有效区、控制区和控制校验区，在空间上对数据进行了加密，提高了抗干 扰性，为系统设计提供了更高速、高可靠的设计方案，开拓了一种并行总线应用的新方式， 可以应用于电力系统、工业控制、电力电子、航空航天等领域；另外还可在中央CPU向功能 插件下发控制指令前，先下发总线使能有效指令并持续时间At，在时间At内功能插件如 果接收到符合总线加密的控制指令则控出，若超时At则该功能插件拒绝接收总线控制指 令，这样在上述空间加密的基础上采用分时双重指令校验模式来实现总线加密，进一步提 高了可靠性。
图1是本发明实施例一的操作时序流程图；图2是本发明实施例二中的指令有效操作时序图；图3是本发明实施例二中解密时校核逻辑图。
具体实施例方式实施例一下面将对本发明进行具体阐述，首先将数据总线按区域进行划分，并具体定义各 分区功能，本案以16位总线为例进行说明。将16位并行总线数据分为四个区控制使能 区、指令有效区、控制区和控制校验区(也称“总线按位分区加密法”)。16位数据总线分区 如下表所示
一16位总线控制指令
Bitl5 BitH Bitl3 Bit12 Bitl 1 BitlO Bit9 Bit8 Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit] BitO
Mg ι 一]一 Ji^效区 _____________變·一—[―控制校验区其中，控制使能区可设定编码Bitl5 Bitl2为0101，对应于所控的功能插件硬 件总使能指令，编码应与功能插件功能及编号对应。指令有效区可固定编码Bitll Bit8为0101，作为中央CPU指令使能密码，表 示该条控制指令是由CPU有效给出。控制区可由中央CPU根据控制需要具体配置Bit7 Bit4位，其4位编码可分别 对应于被控插件的具体动作命令。控制校验区由中央CPU根据控制区数据进行按位反码置位或其他校验方式，防 止因干扰引起的“窜位”误动。具体操作过程如下(图1)
①CPU按照上述总线分区方式对16位总线进行分区；②确定所要操作对象(功能插件)，由此对控制使能区进行赋值，下述以对第一块 遥控插件进行分命令为例进行说明，赋值可定义为“0101”，第一个“01”表示为遥控功能， 第二个“01”表示是第一块遥控插件；③根据操作命令对控制区进行赋值操作，比如进行第一路“分”操作可下发 “1110”；④根据控制区数据“1110”按位取反并赋给控制校验区“0001”；⑤填写CPU指令有效区，可自定义为“1010”，相当于操作密码；⑥将上述区域数据合并为一条16位总线数据；⑦将该16位总线数据写到相应操作地址，完成一次控制指令下发。实施例二 在上述实施例一的总线空间加密基础上采取分时双重指令校验模式实现总线时 间加密。如图2所示，原理是中央CPU下发总线控制指令前，先下发总线使能有效指令，当 功能插件正确收到总线有效使能指令后，功能插件才启动接收总线控制指令，并持续接收 等待时间0. Ims (此时间可根据总线速度进行设定)，在该时间内功能插件如果接收到符合 总线空间加密的控制指令则控出，若超时0. Ims则该功能插件拒绝接收总线控制指令，即 中央CPU认为本次控制失败。时间加密指令格式可与空间加密格式相同。具体时序图如下， At为接收等待时间。功能插件负责解析中央CPU通过并行数据总线下发的控制指令，并执行相应的控 制操作。为保证此方法的实现可将并行总线扩展槽处的功能插件总线接口采用工业级、抗 干扰能力强的可编程逻辑器件实现。其次功能插件通过总线译码器(可编程逻辑器件)接 收到指令后，将16位数据按照分区分位进行校验核实，当16位数据全部符合逻辑定义后方 可执行本次操作，否则按干扰数据处理，并自动取消中央CPU的控制命令。如图3中所示的对16位数据按照分区分位的每一步进行校验核实来判定是否进 行操作，通过以上严格的对总线数据进行位控设陷和校核，同时实行双层校验模式即“总线 时间+总线空间”加密方式，保证了装置对操作命令的正确可执行性，并提高了装置的抗干 扰能力。经严格的长期总线干扰实验证明，该加密设计方法大大提高了外扩并行总线的正 确执行性和抗干扰能力，保证了总线的快速性和稳定性。
权利要求
一种总线外扩抗干扰加密的方法，对所要控制的各个功能插件在总线数据实时传输过程中进行加密，其特征在于，包括以下步骤(1)在中央CPU内对总线数据分为以下四个区域，控制使能区对应于所控的功能插件硬件总使能指令，其中包含的编码应与功能插件功能及编号对应；指令有效区作为中央CPU指令使能密码，表示该条控制指令是由中央CPU有效给出；控制区由中央CPU根据控制需要具体配置一段编码，其中的每个编码分别对应于被控功能插件的具体动作命令；控制校验区由中央CPU根据上述控制区的数据进行按位反码置位进行校验；(2)选择所要操作的功能插件，根据它对控制使能区进行赋值，确定与所述功能插件相对应的操作命令；(3)根据上述操作命令对控制区进行赋值，确立具体的动作命令；(4)根据上述具体动作命令的相应数据，按位取反并赋给控制体验区；(5)填写指令有效区，用于上述具体动作命令的操作密码；(6)将上述区域数据合并为一条总线数据并写入相应操作地址，完成一次控制指令的下发。
2.根据权利要求1所述的一种总线外扩抗干扰加密的方法，其特征在于，所述总线为 16位数据总线，其中编码Bitl5 Bitl2为控制使能区，编码Bitll BitS为指令有效区， 编码Bit7 Bit4为控制区，编码Bit3 BitO为控制校验区。
3.根据权利要求1所述的一种总线外扩抗干扰加密的方法，其特征在于，在中央CPU向 功能插件下发控制指令前，先下发总线使能有效指令并持续时间At，在时 间At内功能插 件如果接收到符合总线加密的控制指令则控出，若超时At则该功能插件拒绝接收总线控 制指令。
4.根据权利要求3所述的一种总线外扩抗干扰加密的方法，其特征在于，所述持续时 间 At 为 0. 1ms。
5.根据权利要求1至4任一项所述的一种总线外扩抗干扰加密的方法，其特征在于，功 能插件通过总线译码器接收总线控制指令后，对数据按照分区分位校验核实，当数据全部 符合逻辑定义后方可执行本次操作，否则取消中央CPU的控制指令。
全文摘要
本发明公开了一种总线外扩抗干扰加密的方法，该方法实现了总线数据实时传输中的高准确性和高抗干扰性。该方法在中央CPU内对总线数据分为以下四个区域控制使能区、指令有效区、控制区和控制校验区，在空间上对数据进行了加密，提高了抗干扰性，为系统设计提供了更高速、高可靠的设计方案，开拓了一种并行总线应用的新方式，可以应用于电力系统、工业控制、电力电子、航空航天等领域。
文档编号G06F13/38GK101876957SQ20091019424
公开日2010年11月3日 申请日期2009年11月27日 优先权日2009年11月27日
发明者刘海龙, 郭上华, 魏东东 申请人:珠海许继电气有限公司;珠海经纬电气有限公司