专利名称：具有自动起动的模块化i/o系统的制作方法
技术领域：
本发明涉及一种用于现场布线的模块化输入/输出系统，其中各个输入/输出模 块自动起动。
背景技术：
电子控制和监测系统，诸如过程控制系统，需要与位于不同环境，诸如制造厂和办 公楼中的设备进行通信。这包括接收输入，诸如指令和由各种传感器提供的过程情况，以及 产生输出。这种相互作用是由输入/输出(“I/O”)系统提供的。通过I/O系统的信号本 质上可以是模拟和/或数字信号。通常，I/O系统包括信号处理电路，它可以提供例如过滤、 放大或衰减操作；对输入信号的模数转换，以及其它信号调节。另外，包括楼宇自动化和安全系统的大部分过程控制系统，包括例如中央处理单 元的中央控制器，其接收来自传感器的输入，并向执行机构提供输出以控制操作机构，如门 禁和空调装置。提供给执行机构的输出是根据一个控制程序确定的，所述控制程序由控制 器连续执行并利用来自输入传感器的信息设定适当的控制信号输出。对传感器与致动器群 组的输入和输出可以通过接线或局域网实现。一种常规的系统设计成允许不同类型的模块化I/O单元进行快速和方便的安装 和更换，使系统可以快速及方便地配置和重新配置。这种常规I/O系统的基座单元通过串 行总线与各别选择线连接在一起。插件式的I/O模块可以安装在基座单元中。不幸的是，在常规的输入/输出系统中存在缺点。例如，输入/输出(I/O)单元的 数量非常有限。
发明内容
与上述的常规系统不同，本发明的系统具有输入/输出(I/O)模块单元，每一 I/O 模块单元具有基座和可移除的模块单元，其中所述I/O模块单元的I/O模块可以被移除而 不会影响远离电源和控制器的单元。此外，所述系统配置成具有I/O单元通信，使得当I/O 单元的模块被插入到基座中时，所述模块从基座读取地址且立刻准备好让CPU单元“发现” 所述I/O单元。此外，本发明的系统可以具有用于对I/O模块供电的多个电源单元。在模块化输入/输出系统的一个实施例中，该系统具有电源单元、中央处理单元 (CPU)和至少一对输入/输出单元。每一输入/输出单元具有基座和输入/输出模块。所 述基座包括具有输入/输出模块接口的背板印刷电路板。寻址电路由所述印刷电路板承 载，用于递增地址。所述基座具有一对连接器，连接到印刷电路板且能够连接到其它单元。 所述基座单元具有用于连接外部传感器和控制器的至少一现场连接接线板。所述输入/输
5出模块包括用于与外部传感器和控制器以及CPU单元接合的电路。该模块具有与基座上的 输入/输出模块接口啮合的接口。所述模块化输入/输出系统允许安装和移除所述输入/ 输出单元之一的输入/输出模块单元，而不会影响其它输入/输出单元。
在一个实施例中，所述电源单元和CPU单元都分别具有基座和模块。CPU单元的基 座和所述输入/输出单元的配置相同。 在一个实施例中，所述连接器具有多个弓I线，包括一对电源线、一对差分通信总线 引线和多个地址引线。在一个实施例中，电源线的其一向基座上的背板印刷电路板供电，电源线的另一 则向所述模块上的电路供电。在一个实施例中，具有至少一对电源单元。用于向背板印刷电路板供电的电源线 连续地延伸，而用于向所述模块供电的电源线在相邻的电源单元处端接。在一个实施例中，所述基座具有沟道，所述沟道配置成由导轨所接纳，所述基座具 有与所述导轨啮合的制动机构以将所述基座固定到所述导轨上。在一个实施例中，所述寻址电路包括加法器电路。在一个实施例中，所述寻址电路包括5比特加法器电路。在一个实施例中，所述至少一现场连接接线板通过所述输入/输出模块上的用于 与外部传感器和控制器以及CPU单元接合的电路电连接到所述背板印刷电路板。本申请还提供了一种在CPU模块和至少一 I/O模块之间通信的方法。输入/输出 单元的至少一基座连接到CPU模块和电源模块。特定基座的地址通过从相邻的基座递增地 址来设置。输入/输出模块被连接到输入/输出单元的至少一基座。所述基座的地址由所 述被连接的输入/输出模块读取。所述CPU模块识别所述输入/输出模块的地址，其中所 述CPU单元在一个I/O模块插入所述输入/输出单元的基座中时会找出已安装到所述系统 中的I/O模块的类型和数量。所述CPU通过包含由被寻址的I/O模块所识别的输入/输出 模块的地址而与期望的I/O模块通信。在一个方法中，所述地址的设置通过由在每一所述输入/输出模块的基座上的印 刷电路板承载的5比特加法器电路来完成。在一个方法中，所述通信总线是差分的和自计 时的(self-clocking)(异步的)。在一个方法中，数据包在通信总线上发送。每一数据包在其包标题中提供地址信 息。每一数据包的地址包标题数据由安装在网络上的每一I/O模块接收。所述信息只由被 寻址的I/O模块来处理。在一个实施例中，被寻址的I/O模块将响应于所述CPU模块。没有被数据包标题 中规定的地址寻址的I/O模块将忽略其余的数据包字节。在输入/输出单元的一个实施例中，所述单元包括基座和输入/输出模块。所述 基座包括具有输入/输出模块接口的背板印刷电路板。寻址电路由印刷电路板承载，用于 递增地址。所述基座中的一对连接器连接到印刷电路板且用于连接其它单元。现场连接接 线板用于连接外部传感器和控制器。所述输入/输出模块包括用于与外部传感器和控制器 以及CPU单元接口的电路。所述模块具有用于与基座上的所述输入/输出模块接口啮合的 接口。所述模块化输入/输出系统允许安装和移除所述输入/输出单元之一的输入/输出 模块单元，而不影响其它输入/输出单元。
在模块化输入/输出系统的一个实施例中，该系统包括至少一对电源单元。每一 单元具有一对连接器。CPU单元具有一对连接器。所述CPU单元与所述电源单元之一连接。 所述系统具有至少一对输入/输出单元。每一输入/输出单元具有基座和输入/输出模块。 所述基座包括具有输入/输出模块接口的背板印刷电路板，和连接到所述印刷电路板且用 于连接其它单元的一对连接器。所述基座包括用于连接外部传感器和控制器的至少一现场 连接接线板。所述输入/输出模块包括用于与所述外部传感器和控制器以及CPU单元接口 的电路，和用于与基座上的所述输入/输出模块接口啮合的接口。每一所述连接器具有多 个引线，包括一对电源线、一对差分通信总线引线和多个地址引线。电源线的其一向基座上 的背板印刷电路板供电，电源线的另一则向所述模块上的电路供电。所述模块化输入/输 出系统允许安装和移除所述输入/输出单元之一的输入/输出模块，而不影响其它输入/ 输出单元。在一个实施例中，该系统具有至少一对电源单元。用于向背板印刷电路板供电的 电源线连续地延伸。用于向所述模块供电的电源线在相邻的电源单元处端接。在一个实施例中，每一输入/输出单元的所述基座还包括由印刷电路板承载的、 用于递增地址的寻址电路。本发明的这些方面并不是排它性的，且在结合下面的说明、附加的权利要求和附 图阅读后，本发明的其它特征、方面以及优点对于本领域普通技术人员是显而易见的。
通过结合附图一起阅读下面描述的本发明优选实施例，可以对本发明得到充分的 理解，其中图1是根据本发明的模块化输入/输出(I/O)系统的一个实施例的透视图；图2是用于显示寻址方案的模块化I/O系统的方框图；图3是模块化I/O系统的三个基座单元的透视图；图4是本发明的I/O模块单元的“分解”图；和图5A和5B是模块化I/O系统的一个替换实施例的方框图。
具体实施例方式参考图1，显示了模块化输入/输出(I/O)系统20的一个实施例的透视图。该 系统20具有一系列单元22。这些单元22具有几种形式，包括电源单元24、中央处理单元 (CPU) 26和多个输入/输出(I/O)模块单元28。每一单元22具有基座30和与基座30接口的模块32。单元22可以具有各种尺 寸，如1X、2X和3X尺寸的模块。所述IX是最小尺寸的模块，而2X和3X模块分别是大约两 倍和三倍的宽度。在图1所示的实施例中，电源单元24、中央处理单元(CPU) 26和多个输入 /输出(I/O)模块单元28的大小相同，并且都是最小尺寸的模块。虽然在此实施例中使用 字母“X”来表示基座尺寸或倍数因子，可以理解的是，还可以使用其它命名法，例如1W、2W 禾口 31用于各个不同尺寸基座单元的背板(backplane)母板具有相同的电气功能，但 PCB(印刷电路板)可以为相应的基座单元制造成适当的大小。该基座30的配置对于CPU单元26和I/O模块单元都是相同的。用于电源单元24的基座30具有不同的配置，如下所 述。虽然用于每一 I/O模块单元28和CPU单元26的基座30是相同的，所述模块的 配置根据单元22是不同的。例如，模块32可以收集来自传感器的数据或发送命令到驱动 器或风扇。该电源模块单元包括电源电路以向CPU单元26和多个I/O模块单元28供电。 CPU单元26可以具有微处理器芯片、存储器和通信电路。CPU单元26包括以太网/LAN(局 域网)连接，这允许从工作站对所述系统进行控制和编程，如图2所示。用于I/O模块单元 28的模块32可根据具体单元的用途而变化。I/O模块化单元的类型包括接收模拟输入信 号的模拟输入，所述模拟输入信号将被数字化和发送到CPU单元。模拟输出模块化单元接 受来自CPU单元的命令以将模拟输出设置到期望的电压值。其它模块化单元包括用于通过 CPU命令控制风扇、驱动器等的中继输出。图1的所述系统20显示了多个单元24，每一单元24安装在导轨34上，如DIN导 轨34。在所示的实施例中，电源单元24在左上方位置。CPU单元26与电源单元24相邻。 一对输入/输出模块单元28与CPU单元26相邻。较低的导轨具有三个I/O模块单元28 和基座30，但没有模块32。每一基座30具有一对一体的电源/通信和地址连接器50。连接器50的其一是 插头连接器50m，另一则是插座连接器50f。插座连接器50f显示在每行单元24的右侧； 插座连接器50f具有包含10个插孔的外壳。所述一体的电源/通信和地址连接器50中的 插头连接器50m在图中位于没有模块32的基座30上。每一基座30具有背板印刷电路板 (PCB) 52，它除了方便连接器50的连接之外还具有如下所述的寻址电路。另外，基座30具 有至少一现场连接接线板54。I/O模块单元的现场接线板54连接到例如接触器、风机、阀 驱动器、用于温度测量的热敏电阻等装置上。电源单元中的现场连接接线板54用于输入电源连接，例如24VAC、120VAC或 230VAC，它们被转换为适当的系统电压。CPU单元26另外具有图示的现场连接器接线板54， 接线板54连接器的的第二和不同组合适应于接收和连接到以太网连接器、现场总线连接 禾口 USB。参考图2，显示了模块化I/O系统20的方框图。该图显示了电源单元24在系统 20的第一行36的最左边位置。CPU单元26位于电源单元24右边且与之相邻。一系列1/ 0模块单元28在图中位于第一行36上，在第二 I/O模块单元28和最后的单元28之间具有 空隙以表示在这些单元28之间可以放置多个单元。每一单元22由基座30和模块32表示。该单元22的功能或特征基于安装到基座 30中的模块32。每一单元22的地址显示在该单元的下面。上述空隙后的每一单元22以 地址n、n+Un+2等表示。这些单元22的地址将在下面更详细地描述。图2的系统20的第二行38显示了多个I/O模块单元28和没有模块32的基座 30。单元22的第二行38通过电缆40连接到单元22的第一行36。该电缆40从在一行36 末端的一体的电源/通信和址连接器50延伸到在下一行38首端的连接器50。在所述实施 例中电缆40从第一行36的插塞连接器50f延伸到第二行38的插头连接器50m。其它行可 以通过电缆40 —行一行地连接。在图示的实施例中，模块化I/O系统20具有在基座30之间的连接器50中的10
8对电源线、差分通信总线、5个地址线和接地线。如图1、3和 4所示，所述地址线向安装在I/O系统20中的每一背板PCB 52提供地址信息，和向插在基 座30中的模块32提供静态地址。该实施例的I/O系统20可以在具有10管脚连接器的系 统中容纳25 = 32个模块32。所述32个模块32的数量(32)包括电源单元24和CPU单元 26。在一个优选实施例中，基座具有地址0到31，模块化I/O系统20具有“加1”，因此 I/O模块单元、电源或CPU从背板52读取这个地址并将它增加1，以获得1到32的范围，对 于客户来说，它比0到31更清晰。仍然参考图2，电源单元24具有地址1。CPU单元26具 有地址2。与CPU单元26相邻的I/O模块单元28具有地址3或00011。单元28具有地址 4或00100。在第一行36末端的单元28具有以n+1表示的地址；如果虚线表示具有两个基 座30，则“n+1”将表示7或00111。第二行38中的第一单元22具有由n+2表示的地址，它 将是8或01000，如果第一行36上的最后一个单元具有地址7的话。具有地址n+2的单元22被显示为仅含有基座30。该基座30具有地址，不论是否 有模块32连接到所述基座30。当在一个优选实施例中的模块32被连接时，该模块32通过 使用加1而具有地址n+3，它在图示的实施例中将是9或01001。所述I/O系统20的通信总线是差分和自计时(异步)的。模块化I/O系统20与 I/O模块单元28通过在通信总线上发送数据包而进行通信。每一数据包包括在数据包标题 中的地址信息。安装在通信总线上的每一 I/O模块单元28接收每一数据包的地址包标题 数据，但只具有被寻址的I/O模块28将处理信息和响应于CPU模块26。I/O模块单元28 的每一模块32知道它的地址，因为凭借其中安装模块32的基座30，每一模块32获得独特 的静态地址。没有位于所述数据包标题所规定的地址上的所述I/O模块单元28的模块32 将忽略数据包的其余字节。基座30的背板PCB 52建立静态地址。此外，背板PCB 52向模块32提供电源和 通信。背板PCB 52还将电源和通信传送到下一基座30。由于将参照图5A及5B进一步解 释的，用于背板PCB 52的电源被端接到下一电源单元24。在一个实施例中，模块32包括微控制器，它具有专用于该模块32类型(如中继输 出类型、模拟输入或输出、数字输入等)的应用软件。所述微控制器还负责监测传入的数据 包，并确定是否该数据包是发往该模块的。在基座30中的背板PCB 52不监测数据包。在一个优选的实施例中，I/O模块单元28被CPU单元26调查(polled)。因此，当 响应于数据包时，I/O模块单元28实际上并不需要包括在数据包中的CPU地址。该协议允 许CPU单元26检测这是来自I/O模块单元28的响应。参考图3，显示了模块化I/O系统20的三个基座30的透视图。每一基座30是相 同的。每一基座30具有一对一体的电源/通信和地址连接器50，插头连接器50m和插塞连 接器50f。背板印刷电路板(PCB) 52在连接器50之间延伸。此外，每一基座30具有与模块 32接口的连接器56。此外每一基座30具有一对现场连接接线板54。根据10模块单元的 类型，I/O模块单元28的接线板54连接到各种客户装置，例如接触器、电风扇、阀执行器、 用于温度测量的热敏电阻等。这些都是典型的楼宇自动化控制项目。该接线板54与PCB52 和连接器50电隔离，直到安装了模块32为止。每一基座30具有制动机构64，如弹簧闩，用于将基座30连接至导轨34，如图1所
9示。图中显示了用于所述制动机构64的按钮66。参考图4，显示了 I/O模块单元28的“分解”图。该I/O模块单元28分为两个不 同的部分能够安装在如图1所示的DIN导轨34上的基座30，和插入到基座30中的实际 I/O模块32。如以上参照图3所示的，基座30包括带有一体的电源/通信和地址连接器50 的“背板”印刷电路板(“PCB”)52，所述连接器50伸出到基座部分之外以允许将多个基座 部分在DIN导轨上装配在一起。现场连接接线板54包含在基座30中。所述基座30上的连接器56与模块32上 的未显示的连接器相配合。仍然参考图4，当I/O模块32插入到基座30中时，通过连接器56形成到背板PCB 52的连接，所述连接器56提供模块32的电源、通信和地址。此外，模块32连接到现场连接 接线板54。然后I/O模块单元28的I/O模块32读取该地址，并立即准备好让CPU模块单 元26 “发现”它。I/O系统20的CPU单元26 “发现”安装到系统20中的I/O模块32的数量和类 型，在它们插入到基座30中时。因此，CPU知道在任何特定时间有多少I/O模块32安装到 I/O系统20中以及每一 I/O模块的类型和能力。CPU模块单元26，如图1和2所示，在每一 调查周期调查所有被发现的I/O模块32，所述调查周期是一个指定的时间期间。所述CPU 执行一个发现序列(每隔指定数量的调查周期执行一次)，以发现新安装的I/O模块32 ；这 一过程被称为“自动起动”。一旦发现，CPU “自动起动”所发现的I/O模块32能够被暴露 给位于图2显示的工作站58的用户。然后用户可以使用被起动的I/O模块32的资源。在一个实施例中，当发现I/O模块32时，CPU单元26将专用于该模块32类型的 I/O通道自动配置为具体模块32类型的默认配置或编程到CPU单元26中的自定义配置。 对I/O通道类型的配置取决于所述通道的类型。例如，模拟输出可配置成电压或电流输出。 默认的输出类型可将模拟输出通道配置为电压输出类型。这一方法的优点是，在工作站58 的用户，当观看I/O模块32的属性时，将具有所有已产生和配置的且已准备好被使用的通 道，不需用户的干预。在例如模拟输出的例子中如果用户想获得电流输出的话，用户可以需 要手动更改通道类型。即便如此，产生通道的步骤已经向用户完成了，只有类型需要修改。 而现有的系统会在手动发现I/O模块32后将I/O模块32暴露给在工作站的用户，并要求 用户为每一通道执行许多手动步骤(某些I/O模块32具有16个或更多的通道)以产生用 于该模块32的通道和指定通道类型，然后它才能在系统中使用。CPU单元26包括用于每一 模块类型的默认通道配置，如果默认配置并不适合的话，用户可以为模块类型建立自定义 配置。在一个完全工作的I/O系统20中更换有缺陷的I/O模块32仅仅意味着将有缺陷 的I/O模块32从基座30中拔出来并插入新的同一类型的I/O模块32 ；而基座30则如图1 所示保持永久安装在DIN导轨34上，且通过现场连接接线板54永久连接到它的负载如传 感器和控制器。由于背板PCB 52停留在基座30上且仍旧连接到它的左、右相邻的基座30， 到I/O系统20中的其它I/O模块32的电源、通信和地址不会被中断。然后新的I/O模块 32如上所述被自动起动。参照图5A和5B，显示了模块化I/O系统70的替代实施例的方框图。在图2所示 的实施例中只使用了一个电源单元24。与此相反，图5A及5B所示的实施例显示有三行单元22和三个电源单元24。在三行单元22中，具有单个CPU单元26和多个I/O模块单元 28。在第一和第三行中的电源单元24是“智能(smart)”电源单元24s。在第二行中的电 源单元24是“哑的(dumb)”电源单元24d。“哑的”电源单元24d不使用它的地址。不过为 统一起见，电源单元24d也具有地址。如不间断电源(UPS)模块的“智能”电源单元24s包 括微控制器，且响应于CPU单元26。仍然参照图5A和5B，虽然一行中的所有基座30将相互啮合，但基座30是分开的 且图中有多个线条72来表示它们的连接。最上面的线条74代表五个地址线，下一线条76 代表两个通信线，第三个线条78代表接地线。底部的两个线条80和82是电源线。I/O模块单元28可以使用不同数量的电源，取决于I/O模块32的类型和与什么 传感器或控制器相连接。为了让系统70具有比可通过一个电源单元24供电的更多的多个 I/O模块单元28，该系统70如图所示具有三个电源单元24。如上所述，用于背板PCB 52的 电源被端接到下一电源单元24。 在一个实施例中，每一电源单元24不具有在左侧的插头连接器50m中的、与相邻 基座30上的插塞连接器50f啮合以向模块32供电的管脚。图示的电源线80具有与电源 单元24相邻的折断线以表示所述中断。用于向基座30中的背板PCB 52供电的电源线82 连续地行进。因此，如果电源单元24的模块32未被连接或电源单元24不能正常工作，从 未工作的电源单元24到下一电源单元24的I/O模块32不被供电；基座30继续从其它电 源单元24接受供电。仍然参考图5B，在第一行显示了一个2X大小的模块32。在第三行显示了一个3X 大小的模块32。在一个替换实施例中，电源单元24的基座30没有缺少在插头背板连接器50m中 的、防止从其左侧的单元22接受供电的任何管脚。在该实施例中，在电源单元24的基座30 中的背板PCB 52在电路上具有中断或折断，防止从左侧的电源单元24向电源右侧的模块 32供电；在另一实施例中，基座30连续地从所有工作的电源单元24接收供电。虽然本文业已对本发明的原理作出叙述，本领域技术人员应该明白，本说明书只 作为范例，而不是要限制本发明的范围。除了本文所述和所示的示范性实施例之外，在本发 明的范围中还可预期其它的实施例。本领域技术人员所进行的任何修改和替换，应被视为 在本发明的范围之内。
权利要求
一种模块化输入/输出系统，该系统包括具有至少一基座连接器的电源单元；具有一对基座连接器的CPU单元，所述CPU单元连接到所述电源单元；和至少一对输入/输出单元，每个输入/输出单元具有基座且至少一个所述输入/输出单元具有输入/输出模块；所述基座包括具有输入/输出模块接口的背板印刷电路板；由印刷电路板承载的、用于递增地址的寻址电路；连接到所述印刷电路板和用于连接其它单元的一对连接器；和用于连接外部传感器和控制器的至少一现场连接接线板；所述输入/输出模块包括用于与所述外部传感器和控制器以及CPU单元接合的电路；和用于与基座上的所述输入/输出模块接口啮合的接口，其中所述模块化输入/输出系统允许安装和移除所述输入/输出单元之一的输入/输出模块，而不影响其它输入/输出单元。
2.根据权利要求1所述的系统，其特征在于每一所述电源单元和CPU单元各具有基座 和模块，用于所述CPU单元的基座的背板印刷电路板和输入/输出单元相同地配置。
3.根据权利要求1所述的系统，其特征在于所述连接器具有多条引线，包括一对电源 线、一对差分通信总线引线和多条地址引线。
4.根据权利要求3所述的系统，其特征在于所述电源线的其一向基座上的背板印刷电 路板供电，而所述电源线的另一则向所述模块上的电路供电。
5.根据权利要求4所述的系统，其特征在于所述至少一电源单元是至少一对电源单 元，且用于向背板印刷电路板供电的电源线连续地延伸，而用于向所述模块供电的电源线 端接于相邻的电源单元。
6.根据权利要求5所述的系统，其特征在于用于向模块供电的电源线终端端接于相邻 的电源单元的基座连接器。
7.根据权利要求5所述的系统，其特征在于用于向模块供电的电源线终端端接于相邻 的电源单元的印刷电路板。
8.根据权利要求1所述的系统，其特征在于所述基座具有沟道，所述沟道配置成由导 轨接纳，所述基座具有与所述导轨啮合的制动机构以将所述基座固定于所述导轨。
9.根据权利要求1所述的系统，其特征在于所述寻址电路包括加法器电路。
10.根据权利要求1所述的系统，其特征在于所述寻址电路包括5比特加法器电路。
11.根据权利要求1所述的系统，其特征在于所述至少一现场连接接线板通过所述输 入/输出模块上的用于与外部传感器和控制器以及CPU单元接合的电路与所述背板印刷电 路板电连接。
12.—种在CPU模块和至少一 I/O模块之间进行通信的方法，其包括以下步骤 提供具有基座的CPU模块和具有基座的电源模块；在网络上于所述基座之间进行通信；将输入/输出单元的至少一基座连接到所述CPU模块和电源模块； 通过从相邻的基座递增地址来设置特定基座的地址；将输入/输出模块连接到输入/输出单元的至少一基座； 通过所述连接的输入/输出模块读取所述基座的地址；通过所述CPU模块识别所述输入/输出模块的地址，其中在一 I/O模块插入所述输入 /输出单元的基座时，所述CPU单元会找出已安装到所述系统中的I/O模块的数量和类型； 禾口通过包含所述输入/输出模块的地址由所述CPU进行通信。
13.根据权利要求12所述的方法，其特征在于通过在每个所述输入/输出模块的基座 上的印刷电路板所承载的5比特加法器电路来完成所述地址的设置。
14.根据权利要求12所述的方法，其特征在于所述通信总线是差分的和自计时的(异 步的)。
15.根据权利要求12所述的方法，其特征在于还包括以下步骤 在通信总线上发送数据包；在每个数据包的包标题中提供地址信息；通过安装在网络上的每一 I/O模块接收每一数据包的地址包标题数据；和 只由被寻址的I/O模块来处理所述信息。
16.根据权利要求15所述的方法，其特征在于所述被寻址的I/O模块会响应所述CPU 模块。
17.根据权利要求15所述的方法，其特征在于不在所述数据包标题中指定的地址上的 I/O模块将忽略其余的数据包字节。
18.一种输入/输出单元，其包括 基座，所述基座包括具有输入/输出模块接口的背板印刷电路板， 由印刷电路板承载、用于递增地址的寻址电路； 连接到印刷电路板且用于连接其它单元的一对连接器，用于连接外部传感器和控制器的至少一现场连接接线板；输入/输出模块，包括 用于与外部传感器和控制器以及CPU单元接合的电路；和用于与基座上的所述输入/输出模块接口啮合的接口，其中模块化输入/输出系统允 许安装和移除所述输入/输出单元之一的输入/输出模块单元，而不影响其它输入/输出单元。
19.根据权利要求18所述的单元，其特征在于所述基座具有沟道，所述沟道配置成由 导轨接纳，所述基座具有与所述导轨啮合的制动机构以将所述基座固定于所述导轨。
20.根据权利要求18所述的单元，其特征在于所述连接器具有多条引线，包括一对电 源线、一对差分通信总线引线和多条地址引线。
21.根据权利要求20所述的单元，其特征在于所述电源线的其一向基座上的背板印刷 电路板供电，而所述电源线的另一则向所述模块上的电路供电。
22.根据权利要求18所述的单元，其特征在于所述寻址电路包括加法器电路。
23.根据权利要求18所述的单元，其特征在于所述寻址电路包括5比特加法器电路。
24.根据权利要求18所述的单元，其特征在于所述至少一现场连接接线板通过所述输 入/输出模块上的用于与外部传感器和控制器以及CPU单元接合的电路与所述背板印刷电路板电连接。
25.一种模块化输入/输出系统，该系统包括 至少一对电源单元，每一单元具有一对连接器；具有一对连接器的CPU单元，所述CPU单元与所述电源单元之一连接；和 至少一对输入/输出单元，每一输入/输出单元具有基座和输入/输出模块； 所述基座包括具有输入/输出模块接口的背板印刷电路板；连接到所述印刷电路板和用于连接其它单元的一对连接器；和用于连接外部传感器和控制器的至少一现场连接接线板；所述输入/输出模块包括用于与所述外部传感器和控制器以及CPU单元接合的电路；和用于与基座上的所述输入/输出模块接口啮合的接口，每一所述连接器具有多条引线，包括一对电源线、一对差分通信总线引线和多条地址 引线，其中所述电源线之一向基座上的背板印刷电路板供电，而所述电源线的另一则向所 述模块上的电路供电，且所述模块化输入/输出系统允许安装和移除所述输入/输出单元 之一的输入/输出模块，而不影响其它输入/输出单元。
26.根据权利要求25所述的系统，其特征在于所述电源单元和CPU单元各自具有基座 和模块，用于所述CPU单元的基座的背板印刷电路板和输入/输出单元相同地配置。
27.根据权利要求26所述的系统，其特征在于所述至少一电源单元是至少一对电源单 元，且用于向背板印刷电路板供电的电源线连续地延伸，而用于向所述模块供电的电源线 端接于相邻的电源单元。
28.根据权利要求25所述的系统，其特征在于每一输入/输出单元的所述基座还包括 由印刷电路板承载的用于递增地址的寻址电路。
29.根据权利要求28所述的系统，其特征在于所述寻址电路包括加法器电路。
30.根据权利要求25所述的系统，其特征在于所述至少一现场连接接线板通过所述输 入/输出模块上的用于与外部传感器和控制器以及CPU单元接合的电路与所述背板印刷电 路板电连接。
全文摘要
一种模块化输入/输出系统，其具有电源单元、中央处理单元和至少一对输入/输出模块单元。每一输入/输出单元具有基座和输入/输出模块。该基座包括具有输入/输出模块接口的背板印刷电路板。该基座具有连接到印刷电路板和能够与其它单元连接的一对连接器。该基座具有用于连接外部传感器和控制器的现场连接接线板。所述输入/输出模块包括与外部传感器和控制单元以及所述CPU单元接合的电路。所述模块化输入/输出系统允许安装和移除所述输入/输出模块单元之一的输入/输出模块，而不影响其它的输入/输出模块。该系统可具有多个用于I/O模块供电的电源单元。
文档编号G06F13/20GK101866147SQ20101016745
公开日2010年10月20日 申请日期2010年4月19日 优先权日2009年4月17日
发明者L·J·伯顿, M·R·贝鲁别, P·尼尔森, T·P·诺厄缇 申请人:施奈德电气建筑股份公司