专利名称：集成双频读卡器的制作方法
技术领域：
本实用新型涉及一种读卡器装置，尤其涉及一种集成13. 56MHZ和2. 4GHZ双频段 的射频读卡器装置，它针对移动支付SIMpass、RF-SIM等多频段、多应用手机射频应用提供 双频段读写支持。
背景技术：
随着移动短距通信技术的发展和进步，基于手机短距射频通信的RF-SIM和 SIMpass等技术得到广泛发展的应用，针对上述技术出现各种各样的读卡器装置，正逐渐向 银行、门禁、公交、计算机系统、手机支付、消费支付等领域普及。传统的射频卡读卡器针对频段区分主要有三类一类是高频射频卡主要为 915MHz,2. 4GHz、5. 8GHz等，高频系统应用于需要较长的读写距离和高读写速度的场合；第 二类是中频射频卡频率主要为13. 56MHz,中频系统用于门禁控制、消费、公交和需传送大量 数据的应用系统；第三类是低频系统主要用于短距离、低成本的应用中。其中13. 56MHz和 2. 4GHz两个频段广泛应用在移动短距射频通信业务中。但是在现有情况下，现有的读卡器装置大多只能读一种卡，即对于不同种类、不同 频段的卡，常需要不同的读卡器装置来读取。由于针对多频段的信号需要对应的读写电路 和感应天线，现有情况多使用两个频段的读卡器共用，或将两个频段的读卡器装置简单的 叠加，分别去读不同的卡。这样既增加了整个读卡器的体积和成本，不利于对现有系统的升 级和改造，也增加系统的复杂性容易造成故障且对使用者也增加操作的繁琐。
实用新型内容本实用新型针对现有读卡器存在的缺陷和不足，而提供了一种能够实现双频段读 卡的集成双频读卡器。它能够对13. 56MHz和2. 4GHz的两个频段进行读卡，特别将读卡的 读写电路和感应天线集成于同一 PCB板上，对两种频段的应用使用同一处理器，有效减小 读卡器的大小体积，降低成本并使结构简单，并有效简化数据处理过程和复杂度，增加系统 可靠性。本实用新型对两种频段的读写电路和天线的合理排布，有效控制读写的灵敏度和 信号干扰程度，有效实现对两个频段的射频应用进行智能识别。为了解决上述技术问题，本实用新型通过下述技术方案得以解决集成双频读卡器，包括微处理器电路、与微处理器电路相连接的电源电路和读写 电路，所述微处理器电路上还连接有液晶显示电路、感应天线电路、JTAG接口电路、STM32_ ISP下载电路和韦根信号电路。作为优选，所述的电源电路包括12V转5V电源电路和5V转3V电源电路，所述的 12V转5V电源电路包括瞬态抑制二极管SMBJ18CA、二极管D2、滤波电容Cl、滤波电容C2、 DC/DC变换转换元件MC34063、肖特基稳压二极管SS14、滤波电容C16、滤波电容C17、滤波电 感Li、电阻R2和电阻R3，电阻R2和R3返回电压至MC34063引脚CII与参考电压VREF比 较决定输出通路是否关断。所述的5V转3V电源电路包括电压转换芯片LM1117-3. 3、输出3. 3V电路滤波电容C4和ClO。作为优选，所述的微处理器电路包括基于ARM的32位处理器STM32F101和双频读 卡器选择电路，还包括时钟信号发生电路和复位电路。复位电路包括电阻R11、电容C5，为 微处理器提供复位信号。双频读卡器选择电路包括跳线接口 J4、J5、J6，跳线接口一端分别 与微处理器PB12、PB13、PB14连接，另一端接地，实现对读卡器有效配置。J4为输出韦根信 号选择端。选择wg34和Wg^两种韦根信号输出格式。J5为液晶显示内容选择端(LOGO)。 J6为2. 4GHz频段不同款读头选择端，断开选择SHNM200G读头，短路选择SHNM100读头。作为优选，所述的液晶显示电路包括液晶模块HP12232-05，它与微处理器8位并 口数据通信，HP12232 的 /RESET、El、E2、R/W、AO 分别与微处理器 PC7、PC9、PC6、PC8 口连 接。所述的JTAG接口电路为读卡器调试接口电路，它能够对下位机微处理器软件进行调 试，R4 R8为对应引脚上拉电阻。所述的STM32_ISP下载电路通过接口 J2与外围电路相 连，可通过J2接口以串口方式烧写程序，通过ISP_T)(D，ISP_RXD引脚与微处理器进行串口 数据传输，实现双频读卡器的软件升级。同时上位机可发送控制信号至微处理器Β00Τ0引 脚控制读卡器装置启动。作为优选，所述的感应天线电路和读写电路包括读写卡模块ZLG500S、感应天线、 通信模块SHNM201G和通信模块SHNMlOOo具体为13. 56MHz读写卡模块ZLG500S、ZLG500S 型天线、2. 4GHz通信模块SHNM201G和SHNM100。13. 56MHz读写卡模块ZLG500S通过引脚 RXD_TTL、TXD_TTL与微处理器进行串口数据通信，通过接口 J3连接模块天线。通信模块 SHNM201G和SHNM100都为2. 4G频段通信模块，通过跳线接口 J6选择实际使用模块。作为优选，所述的韦根(WIEGAND)信号电路包括三态缓冲器74HC244和瞬态抑 制二极管SMBJ18CA。其中，三态缓冲器74HC244用于增强微处理器输出的韦根信号强度， 74HC244的输入端口 A1、A2连接微处理器PA0、PA1端口，输出端口 Y1，Y2连接接口 CNl，通 过外围电路与外部主控制面板连接。韦根信号电路用于双频读卡器与主控制面板的数据通 信。瞬态抑制二极管SMBJ18CA主要防止非正常高压电流导致电路损坏。本实用新型由于采用以上技术方案，具有显著的技术效果(1)本实用新型兼容 双频段，以便对13. 56MHz和2. 4GHz的两个频段都能读卡；(2)将读卡的读写电路和感应天 线集成于同一 PCB板上，对两种频段的应用使用同一处理器，有效减小读卡器的大小体积， 降低成本并使结构简单，并有效简化数据处理过程和复杂度，增加系统可靠性；(3)本实用 新型对两种频段的读写电路和天线的合理排布，有效控制读写的灵敏度和信号干扰程度； (4)本实用新型选用基于ARM的STM32F101芯片，能够高效扩展其他功能应用。
图1为本实用新型实施例的电路原理功能示意图。图2为本实用新型实施例中电源电路原理示意图。图3为本实用新型实施例中微处理器电路、感应天线电路和读写电路的原理示意图。图4为本实用新型实施例中韦根(WIEGAND)信号电路的原理示意图。
具体实施方式
以下结合附图与实施例对本实用新型作进一步详细描述[0019]实施例集成双频读卡器，如图1所示，包括集成双频读卡器，包括微处理器电路2、与微处 理器电路2相连接的电源电路5和读写电路8，所述微处理器电路2上还连接有液晶显示电 路4、感应天线电路1、JTAG接口电路6、STM32_ISP下载电路7和韦根(WIEGAND)信号电路3。 其中，感应天线电路1和读写电路8包括13. 56M和2. 4G读卡模块，由跳线接口 J6 选择2. 4G读卡实际工作模块。微处理器STM32F101通过读卡模块与外部射频应用交换数 据。同时微处理器可通过韦根信号电路3传递韦根信息至主控制板，并将相应显示信息传 送到液晶模块显示。所述的STM32_ISP下载电路7和JTAG接口电路6起对下位机系统软 件升级和调试，电源电路5为读卡器所有部件进行供电。液晶显示电路4包括液晶模块HP12232-05 JTAG接口电路6为读卡器调试接口电 路；所述的STM32_ISP下载电路7与外围电路相连。如图2所示，电源电路5包括+12V转+5V电源电路51和+5V转+3V电源电路52， 所述的+12V转+5V电源电路51包括瞬态抑制二极管SMBJ18CA、二极管D2、滤波电容Cl、滤 波电容C2、DC/DC变换转换元件MC34063、肖特基稳压二极管SS14、滤波电容C16、滤波电容 Cl7、滤波电感Li、电阻R2和电阻R3，其中电阻R2与R3通路返回电压至MC34063引脚CII 与参考电压芯片内参考电压VREF比较决定输出通路是否关断。+12V直流接入通过DC/DC 变换转换元件MC34063输出+5V直流电压。所述的+5V转+3V电源电路52包括电压转换 芯片LMl 117-3. 3、输出+3. 3V电路滤波电容C4和C10,滤波电容C4和ClO对+3. 3V直流输 出起稳压作用。如图3所示，微处理器电路2包括基于ARM的32位处理器STM32F10121和双频读 卡器选择电路25。感应天线电路1和读写电路8包括读写卡模块ZLG500S、感应天线、通信 模块SHNM201G22和通信模块SHNM100。具体为13. 56MHz读写卡模块ZLG500S.ZLG500S型 天线、2. 4GHz通信模块SHNM201G和SHNM100。通过跳线接口 J6可选择工作的2. 4GHz频段 读头，断开为选择SHNM200G读头，短路选择SHNM100读头。13. 56MHz读卡模块ZLG500S通 过引脚RXD_TTL、TXD_TTL与微处理器进行串口数据通信，通过接口 J3连接模块天线。通 信模块SHNM201G和SHNM100都为2. 4G频段通信模块，与微处理器PA9/USART1_TX，PAlO/ USART1_RX端口连接，跳线接口 J6选择实际工作模块。如图4所示，所述的韦根信号电路3包括三态缓冲器74HC244和瞬态抑制二极管 SMBJ18CA。其中，三态缓冲器74HC244用于增强微处理器输出的韦根信号强度，74HC244的 输入端口 A1、A2连接微处理器PA0、PA1端口，输出端口 Y1、Y2连接接口 CNl，通过外围电路 与外部主控制面板连接。韦根信号电路3用于双频读卡器与主控制面板的数据通信。为防 止外部高压电流损坏电路，瞬态抑制二极管SMBJ18CA分别与韦根信号线并联。本实用新型的工作原理是该主电路通过跳线接口对双频读卡器进行硬件配置， 选择2. 4GHz频段使用模块。读卡器初始化完成后，通过13. 56MHz,2. 4GHz通信模块同时检 测应用设备存在，实现双频段数据通信。本实用新型采用STM32F101实现对通信模块进行 控制、数据传输、信息处理，并通过韦根信号线与控制面板交换数据信息，或发送相关信息 到图形液晶HP12232-05显示。总之，以上所述仅为本实用新型的较佳实施例，凡依本实用新型申请专利范围所 作的均等变化与修饰，皆应属本实用新型专利的涵盖范围。
权利要求1.集成双频读卡器，包括微处理器电路O)、与微处理器电路( 相连接的电源电路 (5)和读写电路(8)，其特征在于所述微处理器电路( 上还连接有液晶显示电路、感 应天线电路(1)、JTAG接口电路(6)、STM32_ISP下载电路(7)和韦根信号电路(3)。
2.根据权利要求1所述的集成双频读卡器，其特征在于所述的电源电路( 包括12V 转5V电源电路(51)和5V转3V电源电路(52)，所述的12V转5V电源电路(51)包括瞬态 抑制二极管SMBJ18CA、二极管D2、滤波电容Cl、滤波电容C2、DC/DC变换转换元件MC34063、 肖特基稳压二极管SS14、滤波电容C16、滤波电容C17、滤波电感Ll、电阻R2和电阻R3，所述 的5V转3V电源电路(52)包括电压转换芯片LM1117-3. 3、输出+3. 3V电路滤波电容C4和 C10。
3.根据权利要求1所述的集成双频读卡器，其特征在于所述的微处理器电路(2)包 括基于ARM的32位处理器STM32F101 (21)和双频读卡器选择电路05)。
4.根据权利要求1所述的集成双频读卡器，其特征在于所述的液晶显示电路(4)包 括液晶模块HP12232-05 ；所述的JTAG接口电路(6)为读卡器调试接口电路；所述的STM32_ ISP下载电路(7)与外围电路相连。
5.根据权利要求1所述的集成双频读卡器，其特征在于所述的感应天线电路(1)和 读写电路(8)包括读写卡模块ZLG500SQ4)、感应天线、通信模块SHNM201G0 和通信模块 SHNM100(23)。
6.根据权利要求1所述的集成双频读卡器，其特征在于所述的韦根信号电路(3)包 括三态缓冲器74HCM4(31)和瞬态抑制二极管SMBJ18CA(32)
专利摘要本实用新型涉及一种读卡器装置，公开了一种集成13.56MHZ和2.4GHZ双频段的双频读卡器，它针对移动支付SIMpass、RF-SIM等多频段、多应用手机射频应用提供双频段读写支持。它包括微处理器电路(2)和与微处理器电路(2)相连接的电源电路(5)、读写电路(8)、液晶显示电路(4)、感应天线电路(1)、JTAG接口电路(6)、STM32ISP下载电路(7)和韦根信号电路(3)。本实用新型能够对13.56MHz和2.4GHz的两个频段进行读卡，特别将读卡的读写电路和感应天线集成于同一PCB板上，对两种频段的应用使用同一处理器，有效减小读卡器的大小体积，降低成本并使结构简单，并有效简化数据处理过程和复杂度，增加系统可靠性。
文档编号G06K17/00GK201828921SQ20102056344
公开日2011年5月11日 申请日期2010年10月18日 优先权日2010年10月18日
发明者李智敏, 王涌 申请人:杭州傅立叶科技有限公司