专利名称：一种双时钟切换装置的制作方法
技术领域：
本实用新型涉及一种双时钟切换装置。
背景技术：
由于时钟切换可能工作在同步时钟，也可能工作在异步时钟域，而前者是后者的 特殊情况，所以必须能在完全异步的任何时钟关系下工作。考虑到时钟切换输出的负载是 对边沿敏感的触发寄存器，所以时钟切换的输出必须稳定，不能有任何毛刺。时钟切换的基本原理是将输入控制信号用任意一个时钟接受采样，经过同步器得 到这个时钟域下的稳定值，再被另一个时钟接受采样，用同步器得到另一个时钟域下的稳 定值，在各自的时钟域中把这些稳定值通过运算得到时钟控制信号。时钟的互锁通常要求两个输入时钟都能正常工作，任意一个输入时钟停止，都可 能导致死锁。由于初始复位的时候，不一定两个时钟都已经稳定存在，所以在这时候，需要 有缺省的时钟输出。时钟门控电路通常是使用特定工艺库下的锁存器或者类似电路实现， 难以通用移植。现有常见的双时钟切换装置即按照上述原理，首先对将输入控制信号进行采样， 得到正确的时钟控制信号，这个过程在处理时需要跨时钟域同步，容易死锁。再根据时钟 控制信号启停时钟门控电路，后者通常是使用特定工艺库下的锁存器或者类似电路完成实 现，硬件难以移植。此外，由于传统的直接使用选择器实现的异步时钟切换装置会出现毛 刺，使用场合有很多限制。
实用新型内容本实用新型的目的是提供一种结构简单、性能可靠、成本低、能防止在复位时互锁 的双时钟切换装置。为解决上述技术问题，本实用新型采取以下技术方案一种双时钟切换装置，其特 征在于包括第一时钟发生装置、输入选择控制装置、第二时钟发生装置、第一采样单元、第 二采样单元、第三采样单元和第四采样单元；所述第一时钟发生装置的输出端、输入选择控 制装置的输出端分别电连接到所述第一采样单元；所述第一采样单元的输出端、所述第二 时钟发生装置的输出端分别与所述第二采样单元电连接；所述第二采样单元的输出端、第 一时钟发生装置的输出端分别与所述第三采样单元电连接；所述第三采样单元的输出端、 第二时钟发生装置的输出端分别与所述第四采样单元电连接；所述双时钟切换装置还包括 用于提供时钟输出信号的第一逻辑运算单元和第二逻辑运算单元；所述第一采样单元的输 出端、所述第三采样单元的输出端以及复位信号输入端与第一逻辑运算单元电连接；所述 第二采样单元的输出端、所述第四采样单元的输出端以及复位信号输入端与第二逻辑运算 单元电连接。本实用新型中的双时钟切换装置利用上述多个互锁信号，并可以用很小规模的硬 件资源来实现，因而能节省缓存器资源、减少延时。其采样单元部分，使用了标准单元库实现了同步电路，以去除跨时钟域的亚稳态；其两个时钟域的相互采样部分，使用了标准单元 库实现了相互采样电路，结合超时判断，以防止了死锁情况；其启停时钟输出的开关状态只 能在时钟的非敏感时刻才能变化，这样的输入不会影响输出时钟，而使用标准单元库实现 门控时钟，可以实现很好的兼容移植性。
图1为本实用新型的原理图。
具体实施方式
以下将结合附图对本实用新型的一种双时钟切换装置作进一步的详细描述。图1示出了本实用新型中的双时钟切换装置的电路原理。如图1所示，所述双时 钟切换装置包括第一时钟发生装置、输入选择控制装置、第二时钟发生装置。所述双时钟切换装置还包括第一采样单元、第二采样单元、第三采样单元和第四 采样单元。所述第一时钟发生装置和输入选择控制装置电连接到所述第一采样单元，所述第 一采样单元利用所述第一时钟发生装置产生的第一时钟信号对所述输入选择控制装置进 行采用，并输出第一选择控制信号。所述第一采样单元输出第一选择控制信号至第二采样单元，所述第二时钟发生装 置与所述第二采样单元连接，所述第二采样单元利用所述第二时钟发生装置产生的第二时 钟信号对所述第一选择控制信号进行采样得到第二选择控制信号，所述第二选择控制信号 是所述第二采样单元的输出。所述第二采样单元的输出端与第一时钟发生装置的输出端一起与所述第三采样 单元电连接，所述第三采样单元利用所述第一时钟发生装置的输出对所述第二采样单元输 出的第二选择控制信号进行采样，从而得到第一选择控制信号中间值，并将该第一选择控 制信号中间值输出。所述第三采样单元的输出端与第二时钟发生装置的输出端一起与所述第四采样 单元电连接，所述第四采样单元利用所述第二时钟发生装置的输出对所述第三采样单元的 输出的第一选择控制信号中间值进行采样，从而得到第二选择控制信号中间值，并将第二 选择控制信号中间值输出。所述第一选择控制信号、所述第一选择控制信号中间值以及复位信号作为输入被 输入到第一逻辑运算单元，所述第一逻辑运算单元将所述第一选择控制信号和所述第一选 择控制信号中间值进行逻辑运算后，得到第一时钟输出信号。所述第二选择控制信号、所述第二选择控制信号中间值、以及复位信号作为输入 被输入到第二逻辑运算单元，所述第二逻辑运算单元将所述第二选择控制信号和所述第二 选择控制信号中间值进行逻辑运算后，得到第二时钟输出信号。在所述时钟选择控制信号为低电平的情况下，本实用新型中的时钟输出信号与其 选择的输入时钟的周期和相位都完全一致；当所述时钟选择控制信号从低电平变到高电 平以后，本实用新型中的时钟输出信号会保持为低，稳定一段时间，然后再经过一段时间以 后，其输出时钟会和输入时钟的周期和相位完成保持一致。在上述时钟切换的整个过程中，其输出时钟没有出现毛刺。本实用新型中的双时钟切换装置利用上述多个互锁信号，并可以用很小规模的硬 件资源来实现，因而能节省缓存器资源、减少延时。其采样单元部分，使用了标准单元库实 现了同步电路，以去除跨时钟域的亚稳态；其两个时钟域的相互采样部分，使用了标准单元 库实现了相互采样电路，结合超时判断，以防止了死锁情况；其启停时钟输出的开关状态只 能在时钟的非敏感时刻才能变化，这样的输入不会影响输出时钟，而使用标准单元库实现 门控时钟，可以实现很好的兼容移植性。以上通过具体实施方式
对本实用新型进行了详细的说明，但这些并非构成对本实 用新型的限制。本实用新型的保护范围并不以上述实施方式为限，但凡本领域普通技术人 员根据本实用新型所揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护 范围。
权利要求1. 一种双时钟切换装置，其特征在于包括第一时钟发生装置、输入选择控制装置、第 二时钟发生装置、第一采样单元、第二采样单元、第三采样单元和第四采样单元；所述第一时钟发生装置的输出端、输入选择控制装置的输出端分别电连接到所述第一 采样单元；所述第一采样单元的输出端、所述第二时钟发生装置的输出端分别与所述第二 采样单元电连接；所述第二采样单元的输出端、第一时钟发生装置的输出端分别与所述第 三采样单元电连接；所述第三采样单元的输出端、第二时钟发生装置的输出端分别与所述 第四采样单元电连接；所述双时钟切换装置还包括用于提供第一时钟输出信号的第一逻辑运算单元和提供 第二时钟输出信号的第二逻辑运算单元；所述第一采样单元的输出端、所述第三采样单元的输出端以及复位信号输入端与第一 逻辑运算单元电连接；所述第二采样单元的输出端、所述第四采样单元的输出端以及复位 信号输入端与第二逻辑运算单元电连接。
专利摘要本实用新型涉及一种双时钟切换装置，包括第一时钟发生装置、输入选择控制装置、第二时钟发生装置、第一采样单元、第二采样单元、第三采样单元和第四采样单元；所述第一时钟发生装置的输出端、输入选择控制装置的输出端分别电连接到所述第一采样单元；所述第一采样单元的输出端、所述第二时钟发生装置的输出端分别与所述第二采样单元电连接；所述第二采样单元的输出端、第一时钟发生装置的输出端分别与所述第三采样单元电连接。所述装置利用上述多个互锁信号，并可以用很小规模的硬件资源来实现，因而能节省缓存器资源、减少延时；其两个时钟域的相互采样部分，使用了标准单元库实现了相互采样电路，结合超时判断，以防止了死锁情况。
文档编号G06F1/04GK201917844SQ201020624520
公开日2011年8月3日 申请日期2010年11月25日 优先权日2010年11月25日
发明者李林 申请人:上海宇芯微电子有限公司