专利名称：一般目的使用的内部处理单元的存储器的制作方法
技术领域：
本发明一般涉及计算装置(例如，计算机、嵌入装置、手持装置以及类似装置)。更特别地，本发明涉及通过此计算装置的处理单元使用的存储器。
背景技术：
一种计算装置通常包含一个或多个处理单元，例如中央处理单元(central-processing unit ；简禾尔 CPU)与图形处理单兀(graphics-processing unit ；简称GPU)。CPU通过遵循指令的精确集而协调计算装置的活动。。该GPU通过执行数据并行计算工作，例如图形处理工作和/或可能被终端用户应用(如视频游戏应用)所需的物理仿真，而协助CPU。该GPU与该CPU可为分离装置和/或封装的部分或可以包含在相同装置和/或封装中。进一步，每个处理单元可以包含在另一较大的装置中。例如，GPU经常整合至路由或桥接装置，像是，例如北桥装置。在该终端用户应用与GPU之间有几种软件层。该终端用户应用与应用程序接口(application-programming interfrace ；简称API)通信。该API允许该终端用户应用以标准化形式输出图形数据与命令，而非依于GPU的形式。许多类型的API是商业上可用的，包含华盛顿，雷蒙德的微软公司开发的DirectX ；科纳斯组织维护的OpenGL与OpenCL。该API与驱动器(driver)通信。驱动器翻译从API所接收的标准码成为GPU所了解的指令的本地形式。驱动器通常由GPU的制造商所写。接着，GPU执行从驱动器的指令。在传统的系统中，每个CPU与GPU通常耦接(couple)至外部存储器。该外部存储器可以包含由CPU和/或GPU执行的指令和/或使用的数据。该外部存储器可以为，例如动态随机存取存储器(dynamic random-access memory ；简称DRAM)。该外部存储器可以配置为相当大，从而提供充足的存储容量至其耦接的每个处理单元。不幸地，存取该外部存储器可以花费几百个时钟周期。因此，外部存储器可无法提供存储器足够的带宽或对于高端GPU的快速存储器存取。一种用于提供足够的存储器带宽至GPU的潜在的解决方案为提供GPU内部存储器。该内部存储器可以为，例如嵌入或堆栈DRAM。相较于该外部存储器，内部存储器提供较高带宽，较快存储器存取，以及消耗较少的功率。然而，该内部存储器的容量不可轻易缩放以达到在高端GPU的存储需求。例如，相较可包含在GPU的内部存储器，高端GPU可需要较多的存储器。根据前述内容，需要一种提供足够的存储器容量(如外部存储器)与高带宽(如嵌入存储器)的存储器与其应用。
发明内容
本发明的实施例通过提供一般目的使用的内部处理单元的存储器与其应用。本发明的实施例的内部处理单元的存储器提供高带宽，因为其嵌入处理单元。其也提供足够的存储容量，因为多个处理单元的存储器可以结合至足够大的存储器池(memory pool)。
举例来说，本发明的实施例提供GPU。该GPU包含第一内部存储器、耦接至该第一内部存储器的执行单元以及配置以耦接该第一内部存储器至另一处理单元的第二内部存储器的接口。在一实施例中，该GPU体现在软件中。在另一实施例中，该GPU包含在系统中。该系统可以包括，例如，超级计算机、桌面计算机、膝上计算机、视频游戏控制台、嵌入装置、手持装置(例如，移动手机、智能型手机、MP3播放器、相机、GPS装置、或类似装置)，或者包含或配置以包含GPU的另一系统。本发明的进一步的特征与优点，以及本发明的各种实施例的结构与操作是伴随着附图而详细描述于下。要注意的是，本发明并非限制于在此描述的特定实施例。在此呈现的实施例仅用于说明的目的。对于相关领域的技术人员而言，基于在此教示的内容，附加的实施例将是明显的。
在此并入与形成说明书的部分的
本发明，且连同描述，进一步作为解释本发明的原则与使相关领域的技术人员制造与使用本发明。图IA与图IB说明依据本发明的实施例的包含一般目的使用的内部处理单元的存储器的示范系统；图2说明依据本发明的实施例的一般目的使用的具有内部存储器的示范GPU的细节；图3说明依据本发明的实施例的可包含在处理组件中的示范堆栈存储器；以及图4说明依据本发明的实施例的由图2的GPU实作的示范方法。从以下提出的详细描述并结合图式，本发明的特征与优点将变得更加明显，其中，在全文中，相似的组件字元识别为对应的组件。在图式中，相似的组件符号一般表示相同、功能相似、及/或结构相似的组件。在图式中，第一次出现的组件通过在对应的组件符号中的最左位而表示。主要组件符号说明
100计算系统
101,250第一接口
102CPU
103,260第二接口
104系统存储器
105第三接口
106、106A、106B内部存储器
IlOA第一 GPU
IlOB第二 GPU
114总线
116I/O 接口
118外部装置
120次要存储器
130缓存存储:
132、142A、142B、142
执行单元140164202204206210212400
显示装置共享接口输入逻辑着色核心输出逻辑
存储器控制器
存储器细胞方法 402 414步骤。
具体实施例方式I.概述本发明提供一种一般目的使用的内部GPU存储器与其应用。在以下的详细描述中，参照「一个实施例」、「一实施例」、「示范实施例」等指出该描述的实施例可以包含特别的特征、结构、或特性，但在每个实施例可不必要包含该特别的特征、结构、或特性。此外，此词组不必要参照相同实施例。另外，当描述的特别的特征、结构、或特性连接实施例时，无论是否明确描述，上述内容在本领域的技术人员的知识中以影响此特征、结构、或特性连接其它实施例。按照一实施例，GPU包含内部存储器(例如，嵌入或堆栈DRAM)，其配置以被一个或多个其它处理单元所用。该GPU包含接口与实作协议，允许一个或多个其它GPU存取其内部存储器。接口可提供每个其它GPU专用存取该内部存储器或可提供该其它GPU共享存取该内部存储器。存取该GPU的内部存储器可通过GPU本身或各个其它GPU所控制。在一实施例中，接口和协议允许该内部存储器与外部存储器结合，形成可存取GPU的较大存储器池。该外部存储器可包含在其它GPU中。在一实施例中，例如，计算装置包含多个GPU，其中，每个GPU包含内部存储器，配置以与其它GPU共享。在此实施例中，每个GPU的内部存储器结合至统一的存储器池。以参与GPU的数目缩放存储器池的尺寸。任何参与GPU可为了其存储需求使用该存储器池。以下描述依据本发明的实施例的示范GPU的进一步细节。然而，在提供这些细节之前，其有助于描述示范计算装置，其中，可实作此GPU。II.示范计算系统图IA与图IB说明依据本发明的实施例的具有多个GPU的示范计算系统100，各GPU包含配置以一般目的使用的内部存储器。相较外部存储器，该内部存储器提供各GPU较高带宽存取数据。此外，各GPU的该内部存储器可通过各GPU结合至可存取的较大的存储器池，藉此提供足够的存储容量至各GPU。于图IA的实施例中，各GPU给予专用存取(dedicated access)另一 GPU的该内部存储器。在图IB的实施例中，各GPU有共享存取经由共享接口至该其它GPU的内部存储器。在一实施例中，计算系统100可包括超级计算机、桌面计算机、膝上计算机、视频游戏控制台、嵌入装置、手持装置(例如，移动手机、智能型手机、MP3播放器、相机、GPS装置、或类似装置)，或者包含或配置以包含CPU和/或GPU的一些其它系统。。请参照图IA与图1B，计算装置100包含CPU 102、第一 GPU110A，以及第二 GPU110B。该CPU 102执行指令以控制该计算装置100的功能。该GPU 110通过执行数据并行处理工作(像是，例如，图形处理工作和/或一般计算工作)而协助CPU 102。基于其设计，该GPU 110通常可执行数据并行处理工作，较快于CPU 102在软件上执行。该第一 GPU IlOA与该第二 GPU IlOB各包含其所有的内部存储器与执行单元。特别是，第一 GPU 106A包含内部存储器106A与执行单元142A;以及第二 GPU 106B包含内部存储器106B与执行单元142B。同样地，该CPU 102包含缓存存储器130与执行单元132。相较于可能将数据外部存储(例如，数据存储在系统存储器104)，该内部存储器106(以及可选缓存存储器130)，可利用于GPU 110，用以提供较快速存取与较高带宽至某些数据。该内部存储器106可包括，例如嵌入或堆栈DRAM。该内部存储器106A、106B(与可选缓存存储器130)可结合至较大的存储器池，用以提供实质上的存储容量(例如超过4GB)，同时也提供快速，高带宽存储器的存取。虽然习知外部存储器可提供足够的存储容量(例如超过4GB)，对于某些高端的使用，习知外部存储器提供不足的带宽。同样地，对于这些高端的使用，虽然习知嵌入存储器可提供足够的带宽，对于这些高端的使用，习知嵌入存储器提供不足的存储容量(例如少于4GB)。不像习知外部存储器和/或习知嵌入存储器，本发明的实施例不仅提供足够的存储容量(例如超过4GB)，也通过提供包含内部存储器的GPU提供高带宽，所述内部存储器可利用于一般目的使用的其它GPU。举例来说，高端GPU的帧缓冲(frame buffer)(也就是存储在显示装置上显示完整数据帧的缓冲)可需要高带宽存取实质上大的存储器(例如超过4十亿字节(gigabyte ；简称GB))。在实施例中，该第一 GPU IlOA可使用内部存储器106A、B与可选CPU 102的缓存存储器130，用以定义第一 GPU IlOA的帧缓冲。同样地，该第二 GPU IlOB也可使用内部存储器106A、B与可选CPU 102的缓存存储器130，用以定义第二 GPU IlOB的帧缓冲。以此方法，不同于习知外部或嵌入存储器，依据本发明的实施例所定义的帧缓冲提供高带宽存取至实质上大的存储器(例如超过4GB)。于图IA的实施例中，如上所暗示，各GPU 110给予专用存取另一处理单元的内部存储器106。特别是，第一接口 101提供第一GPU110A专用存取第二GPU IlOB的内部存储器106B以及提供第二 GPUlIOB专用存取第一 GPU IlOA的内部存储器106A。基于数据的地址范围，数据可写入至内部存储器106A或内部存储器106B，或者数据可从内部存储器106A或内部存储器106B撷取(retrieve)。例如，该内部存储器106A可以分配第一地址范围(例如，少于第一预定地址A与大于或等于第二预定地址B)，以及该内部存储器106B可以分配第二地址范围(例如，不是在第一地址范围内的所有地址)。然而，应领会，写入数据至内部存储器106A和/或内部存储器106B，或者从内部存储器106A和/或内部存储器106B撷取数据的其它方案可在不偏离本发明的精神与范围下实作，提供该第一 GPU IlOA与该第二GPU IlOB可各具有存取第一 GPU IlOA的内部存储器106A以及第二 GPU IlOB的内部存储器 106B。在一实施例中，第一接口 101包含显示控制器接口。该显示控制器接口提供显示装置140以存取GPU的帧缓冲。通过并入该显示控制器接口至第一接口 101，该第一接口101可提供在已经包含在习知GPU设计的标准针(standard pin)上。除了第一接口 101，第二接口 103提供CPU 102专用存取至该第二 GPU IlOB的内部存储器106B与提供第二 GPU IlOB专用存取至该CPU102的缓存存储器130。以此方法，该第二 GPU IlOB与该CPU 102可各具有存取至该第二 GPU IlOB的内部存储器106B与该CPU 102的缓存存储器130。同样地，第三接口 105提供第一 GPU IlOA专用存取至该CPU102的缓存存储器130与提供该CPU102专用存取至该第一 GPU IlOA的内部存储器106A。以此方法，该第一 GPU IlOA与该CPU102可各具有存取该第一 GPUl IOA的内部存储器106A与该CPU 102的缓存存储器130。在图IB的实施例中，各处理单元具有共享存取经由共享接口 164至其它处理单元的内部存储器。该共享接口 164提供各处理单元(例如，该第一 GPU 110A、该第二 GPU110B、以及该CPU1(^)高带宽存取至其它处理单元的内部存储器。基于数据的地址范围，数据可写入至内部存储器106A、内部存储器106B或缓存存储器130，或者数据可从内部存储器106A、内部存储器106B或缓存存储器130撷取。例如，该内部存储器106A可以分配第一地址范围；该内部存储器106B可以分配第二地址范围；以及该缓存存储器130可以分配第三地址范围。然而，应领会，写入数据至内部存储器106A、内部存储器106B和/或缓存存储器130，或者从内部存储器106A、内部存储器106B和/或缓存存储器130撷取数据的其它方案可在不偏离本发明的精神与范围下实作，提供该第一 GPU 110A、该第二 GPU 110B、以及该CPU 102可各具有存取第一 GPU IlOA的内部存储器106A、第二 GPU IlOB的内部存储器106B、以及CPU 102的缓存存储器130。在实施例中，该计算装置100也包括系统存储器104、次要存储器120、输入-输出(I/O)接口 116、和/或显示装置140。该系统存储器104存储经常由CPU 102上运行的程序存取的信息。该系统存储器104通常包含挥发存储器，意指当该计算装置100的电源关闭时，失去存储在该系统存储器104中的数据。该次要存储器120存储由计算装置100使用的数据和/或应用。相较于系统存储器104，该次要存储器120通常具有相当大的存储容量及通常包括非挥发(持续)的存储器，意指即使当该计算装置100的电源关闭时，在该次要存储器120存储的数据持续。I/O接口 116允许该计算装置100耦接至外部装置116(例如，外部显示装置、外部存储装置(例如，视频游戏盒式磁带(cartridge)、⑶、DVD、闪存驱动器、或类似物)、网络卡、或一些其它形式的外部装置)。该显示装置140显示该计算装置100的内容。显示装置可包括阴极射线管、液晶显示(liquid-crystal display ；简称LCD)、等离子屏幕、或一些不论目前已知或后来发展的其它形式的显示装置。GPU 110与CPU 102彼此通信且与系统存储器104、次要存储器120、及I/O接口116在总线(bus)114上通信。该总线114可以是在计算装置中使用的任何种类的总线，包含周围组件接口(peripheral component interface ；简称PCI)的总线、加速图形端口(accelerated graphics port;简称 AGP)的总线，高速 PCI (PCI Express ；简称 PCIE)的总线、或另一不论目前可利用或未来发展的其它形式的总线。在实施例中，该计算装置100可包括代替GPU 110或除了 GPU 110以外的视频处理单元(video processing unit;简称VPU)。例如，在一实施例中，该计算装置100包括该GPU 110A、该CPU 102 ；及代替说明在图IA与图IB中的GPU 110B，该计算装置100包括VPU。以此方法，该CPU 102可执行一般处理功能、该GPU 110A可执行图形处理功能、以及VPU可执行视频处理功能。III.示范 GPU图2说明具有内部存储器106的GPU 110的示范细节。依据本发明的实施例，该内部存储器106可被另一 GPU、或CPU使用，以通过基于增大存储器覆盖区(footprint)尺寸结合图形处理功率而增加整体系统的性能。如前述，该GPU 110包括执行单元142与该内部存储器106。参照图2，该执行单元142包括输入逻辑202、着色核心(shader core) 204、与输出逻辑206。该内部存储器106包括存储器控制器210与存储器细胞(cell)212。该存储器控制器210控制存取至该存储器细胞212。该存储器细胞212存储数据。在一实施例中，内部存储器106包含嵌入动态随机存取存储器(DRAM)。嵌入DRAM是封装在具有处理单元的一般封装件的存储器。在另一实施例中，在图3中说明该内部存储器106包含堆栈DRAM。堆栈存储器包括多个存储器组件在三维结构中彼此堆栈于顶部。该内部存储器106经由该输入逻辑202与该输出逻辑206两者耦接至该执行单元142。特别是，该输入逻辑202可从该内部存储器106撷取数据，及该输出逻辑206可传送数据至该内部存储器106以存储在该存储器细胞212中。该内部存储器106也可经由第一接口 250耦接至另一 GPU的内部存储器。耦接至另一 GPU的内部存储器的内部存储器106可增加可利用于执行单元142的整体存储器池。在一实施例中，如图IA的接口 101所说明，该第一接口 250提供该GPU 110的内部存储器106与另一 GPU的内部存储器之间的专用存取。在此实施例中，该第一接口 250提供在传统GPU的标准针上。例如，该第一接口 250可包含显示-控制器接口，其提供显示装置存取至包含在内部存储器106中的本地帧缓冲。在另一实施例中，如图IB的接口 164所说明，该第一接口 250提供该GPU 110的内部存储器106与其它处理单元的内部存储器之间的共享存取。该内部存储器106也可经由第二接口 260耦接至该该CPU 102的缓存存储器130。因此，该内部存储器106与该缓存存储器130的结合可增加可利用于该GPU 110的存储器池。在一实施例中，该第二接口 260提供在该GPU 110的内部存储器106与该CPU 102的缓存存储器130之间的专用连接(dedicated connection)，例如在图1的连接103或连接105。在另一实施例中，该第二接口 260提供仅由该GPU 110与该CPU 102共享的连接，例如在图IB的连接164。在进一步的实施例中，第二接口在一般总线上耦接GPU 110至CPU102，例如图IA与图IB的总线114。IV. GPU 110的示范操作图4说明依据本发明的实施例的由GPU 110实作的示范方法400。以下参考图3与图4描述方法400。方法400开始于步骤402，其中，接收指令。在一实施例中，该输入逻辑202接收由该GPU 110执行的指令。该指令可包括，例如，由系统100的CPU 102上运行的终端用户应用所提供的图形处理工作或数据并行处理工作。在步骤404中，确认相关于指令的数据的位置。在一范例中，数据可以包含在接收的指令内。此数据通常简称实时数据(immediate data)。在另一范例中，该指令提供数据的位置。例如，该指令可以包含数据存储的地址。在进一步的范例中，例如，该指令包含信息，从该信息，该输入逻辑202计算数据存储的地址。该数据可以存储在该内部存储器106、该内部存储器106耦接的另一 GPU的内部存储器、或该CPU 102的缓存存储器130。在步骤406中，撷取数据。若数据为该实时数据，该输入逻辑202仅从指令提取(extract)该实时数据。若数据存储在该内部存储器106或该内部存储器106耦接的存储器中，该输入逻辑202传送请求至存储器控制器210用于存取数据。一方面，若数据存储在该存储器细胞212中，撷取该数据且提供至该输入逻辑202。另一方面，若数据存储在该内部存储器106耦接的另一存储器中，自输入逻辑202的请求经由该接口 250或该接口 260转交(forward)至其它存储器。然后，该数据从其它存储器撷取且提供至该输入逻辑202。在步骤408中，执行指令。基于在步骤406中由输入逻辑202获得的数据，该着色核心204执行指令。在步骤410中，提供执行指令的结果至该输出逻辑206。该输出逻辑206根据这些结果判断是否需要进一步的处理，如决定步骤412所示。提供至该输出逻辑206的结果可具有旗标(flag)或一些其它记号以指出是否需要附加的处理。若在决定步骤412中，输出逻辑206判断需要进一步的处理，然后输出逻辑206转交该结果回着色核心204，且重复方法400的步骤408与410。另一方面，若在决定步骤412中，输出逻辑206判断不需要进一步的处理，然后输出逻辑206提供该结果至内部存储器106，如步骤414所示。依据写入结果的地址，然后该结果可写入至内部存储器106或耦接至内部存储器106的存储器。若结果为写入至内部存储器106，该存储器控制器210提供存取至在该存储器细胞212中适当的地址且存储该结果。另一方面，若结果为写入至耦接至内部存储器106的存储器，然后该存储器控制器210经由接口 250或接口 260转交结果至其它存储器且存储该结果在其它存储器的存储器细胞中。V.示范软件实作除了该GPU 110的硬件实作，此GPU 110也可体现在置于例如在计算机可读的媒体(computer-readable medium)的软件中，该计算机可读的媒体配置以存储软件(例如，计算机可读的程序码)。计算机可读的程序码允许本发明的实施例，包含下述实施例(i)在此揭露的系统与技术的功能(例如，提供该GPU 110的工作，调度该GPU 110的工作，执行该GPU 110的工作，或者类似工作)；(ii)在此揭露的系统与技术的制造(例如，该GPU110的制造)；或(iii)在此揭露的系统与技术的功能与制造的结合。该软件可，例如，透过一般编程语言(如C或C++)、硬件描述语言(hardware-description language ；简 HDL),其包含 Verilog HDL、VHDL、AlteraHDL(AHDL)等等，或其它可利用的编程和/或示意捕捉工具(schematic-capture tool)(譬如电路捕捉工具)的使用而完成。该计算机可读的程序码可置于任何已知的计算机可读取的媒体，包含半导体，磁盘，或光盘(例如，CD-R0M、DVD-R0M)。因此，该计算机可读的程序码可在通讯网络(包含互连网与网际网络)上传播。应了解由上述系统与技术所完成的功能和/或所提供的结构可由核心(如着色核心)所代表，该核心体现在计算机可读的程序码，且可转换成硬件作为集成电路产品的部分。VI.结论以上描述一般目的使用的内部GPU存储器与其应用。应领会，具体实施方式
，而非发明内容与摘要，意图用于解释权利要求书。发明内容与摘要可提出由发明人所思及的本发明的一个或多个但非所有的实施例，且因此，并非以任何方式意图限制本发明与附加的权利要求书。
权利要求
1.一种图形处理单元GPU，包括第一内部存储器；耦接至该第一内部存储器的执行单元；以及配置以耦接该第一内部存储器至其它处理单元的第二内部存储器的接口。
2.根据权利要求1所述的处理单元，其中，该其它处理单元包括GPU。
3.根据权利要求1所述的处理单元，其中，该其它处理单元包括中央处理单元。
4.根据权利要求1所述的处理单元，其中，该第一内部存储器包括堆栈动态随机存取存储器。
5.根据权利要求1所述的处理单元，其中，该第一内部存储器包括嵌入动态随机存取存储器。
6.根据权利要求1所述的处理单元，其中，该接口进一步配置以耦接该第一内部存储器至显示装置。
7.一种计算机程序的产品，包括计算机可读的存储媒体，其包含如果在计算装置上执行时定义图形处理单元GPU的指令，其中，该GPU包括第一内部存储器；耦接至该第一内部存储器的执行单元；以及配置以耦接该第一内部存储器至另一处理单元的第二内部存储器的接口。
8.根据权利要求7所述的计算机程序的产品，其中，该其它处理单元包括GPU。
9.根据权利要求7所述的计算机程序的产品，其中，该其它处理单元包括中央处理单兀。
10.根据权利要求7所述的计算机程序的产品，其中，该GUP的该第一内部存储器包括堆栈动态随机存取存储器。
11.根据权利要求7所述的计算机程序的产品，其中，该GUP的该第一内部存储器包括嵌入动态随机存取存储器。
12.根据权利要求7所述的计算机程序的产品，其中，该GUP体现在硬件描述语言软件。
13.根据权利要求7所述的计算机程序的产品，其中，该GUP体现在Verillog硬件描述语言软件、Verillog-A硬件描述语言软件以及VHDL硬件描述语言软件中的其中一软件。
14.一种系统，包括第一图形处理单元GPU包括有第一内部存储器、耦接至该第一内部存储器的第一执行单元以及配置以耦接该第一内部存储器至另一 GPU的内部存储器的第一接口 ；以及第二 GPU包括有第二内部存储器、耦接至该第二内部存储器的第二执行单元以及配置以耦接该第二内部存储器至另一 GPU的内部存储器的第二接口 ；其中，一起耦接该第一内部存储器与该第二内部存储器，使该第一 GPU的该第一执行单元存取该第二 GPU的该第二内部存储器，且使该第二 GPU的该第二执行单元存取该第一 GPU的该第一内部存储器。
15.根据权利要求14所述的系统，其中，该第一内部存储器包括堆栈动态随机存取存储器。
16.根据权利要求14所述的系统，其中，该第一内部存储器包括嵌入动态随机存取存储器。
17.根据权利要求16所述的系统，其中该第一接口进一步配置以耦接该第一内部存储器至该显示装置；以及该第二接口进一步配置以耦接该第二内部存储器至该显示装置。
18.根据权利要求14所述的系统，进一步包括外部存储器；中央处理单元CPU，包括缓存存储器；以及耦接在该外部存储器与CPU之间的总线。
19.根据权利要求18所述的系统，其中，该第一GPU进一步包括配置以耦接该第一内部存储器至该CPU的该缓存存储器的其它接口。
20.根据权利要求18所述的系统，其中，该第二GPU进一步包括配置以耦接该第二内部存储器至该CPU的该缓存存储器的其它接口。
全文摘要
本发明揭露一种具有一般目的使用的内部存储器的图形处理单元(GPU)与其应用。此GPU包括第一内部存储器、耦接至该第一内部存储器的执行单元以及配置以耦接该第一内部存储器至其它处理单元的第二内部存储器的接口。该第一内部存储器可包括堆栈动态随机存取存储器(DRAM)或嵌入DRAM。接口可以进一步配置以耦接该第一内部存储器至显示装置。GPU也可包含另一接口，配置以耦接该第一内部存储器至中央处理单元。此外，GPU可体现在软件和/或包含在计算机系统中。
文档编号G06F9/38GK102597951SQ201080049244
公开日2012年7月18日 申请日期2010年9月3日 优先权日2009年9月3日
发明者G·萨多斯基, J·布拉泽尔, K·伊乌尔查 申请人:先进微装置公司