专利名称：用于与异构数据直插式存储器模块接口连接的方法和装置的制作方法
技术领域：
本发明的实施例总地涉及处理器领域。更特别地，本发明的实施例涉及用于将处理器和异构数据直插式存储器模块(DIMM)接口连接的方法和装置。
背景技术：
与计算设备在高级别相关联的存储器模块被用于处理两种一般种类的数据—— 图形数据和普通数据。处理图形的例子包括在屏幕上显示图象，而处理普通数据而非图形的例子包括处理财务数据、文字文档处理等。与处理图形相关联的存储器模块包括数据遮罩(DM) DIMM (DM-DIMM)。DM-DIMM被专门设计为改善DM-DIMM内动态随机存取存储器(DRAM) 的存储器使用。这种DM-DIMM具有专门的脚位(pin-out)接口可以只接口连接存储器控制器，该存储器控制器被特别设计来与DM-DIMM接口连接。定制的存储器控制器只与DM-DIMM 接口连接的一个原因是处理图形时提供对DM-DIMM的DRAM的快速读写操作。对DM-DIMM 的DRAM的快速读写操作通过具有与DM-DIMM的每个DRAM的数据通道(或者总线)相关联的单独DM比特信号来实现。DM比特信号的一个目的是遮罩相关联的数据通道来避免对与所述DM比特信号相关联的DRAM不必要的写操作。例如，如果图像的细小或者视觉上微小的部分要被更新为新数据而图像的剩余部分保持不变，那么最终的新图像不需要被计算和在DM-DMM中重新存储。在这种情况下， DRAM的DM比特信号被断言为停止对DRAM中图像数据的任何更新。这样的数据遮罩比特信号节省了 DRAM上密集的读写操作，因为最终的图像不需要因为细小或者视觉上微小的更新而改变。相反，用于读和存储普通数据而非图形的存储器模块不能因为细小或者视觉上微小的改变而被遮罩掉。例如，如果财务数据的电子表格中只有一个数字改变，这样的数字不能被遮罩掉，因为它刚好是电子表格中整个财务数据的一小百分比。因为一个数字的改变而遮罩整个财务数据可能导致不正确的基于被遮罩的财务数据的财务分析。这种存储器模块可以包括通过纠错码(ECC)进行纠错的能力。所述ECC可以用于擦洗(Scrub)DIMM 的DRAM中的任何错误数据，以使得DIMM中的数据就总是正确的。这种存储器模块被称为 ECC-DIMM并且具有专门脚位接口来与被称为ECC存储器控制器的特定存储器控制器接口连接。随着计算机的构造/结构正变得紧凑，计算机母板上单独的存储器控制器与不同 /异构类型的DMM的接口连接造成更大的母板尺寸区域。异构DMM的例子包括DM-DMM、 ECC-DMM等。此外，计算机的用户不能将计算机的存储器控制器与不同/异构DMM接口连接，因为存储器控制器具有专门的脚位接口和逻辑(硬件和/或软件)来仅与一种DIMM 而不是异构DIMM接口连接。将DM-DIMM与仅为ECC-DIMM设计的控制器插在一起或者反过来，可能由于例如由DM-DIMM和ECC-DIMM的电源/接地管脚的不同管脚接口引起的电源/ 接地信号短路而导致严重的系统故障。
本发明的实施例将通过下面给出的详细描述以及本发明各个实施例的附图而得到更全面的理解，但是其不应视为将本发明限制到具体实施例，而应仅用于解释和理解。图1说明了根据本发明的一个实施例、存储器控制器与异构数据直插式存储器模块(DIMM)接口连接的高级系统架构。图2是根据本发明的一个实施例的可操作来与异构DIMM接口连接的存储器控制
ο图3A说明了根据本发明的一个实施例、用于与数据遮罩(DM)DMM(DM-DIMM)接口连接的存储器控制器。图3B说明了根据本发明的一个实施例、用于与纠错码(ECC)DIMM(ECC-DIMM)接口连接的存储器控制器。图3C是根据本发明的一个实施例的、存储器控制器与DM-DIMM或者ECC-DIMM接口连接而产生的连接器脚位映射。图3D是根据本发明的一个实施例的、存储器控制器与DM-DIMM或者ECC-DIMM接口连接产生的连接器脚位映射。图4A说明了根据本发明的另一个实施例、用于将存储器控制器与异构DIMM接口连接的高级流程图。图4B说明了根据本发明的一个实施例、用于确定异构DIMM的标识以将存储器控制器与该异构DIMM接口连接的流程图。图4C说明了根据本发明的一个实施例、用于将信号映射到存储器控制器的输入-输出(I/O)收发机以与异构DMM接口连接的流程图。图5说明了根据本发明的一个实施例的具有机器可读介质的系统，在所述介质上存储有用于将存储器控制器与异构DIMM接口连接的计算机可执行指令。
具体实施例方式本发明的实施例涉及用于将处理器与异构数据直插式存储器模块(DIMM)接口连接的方法和装置。为了说明本发明，本发明的实施例讨论两种类型的DIMM，它们被称作异构DIMM。如背景技术部分提到的，第一种类型DIMM是数据遮罩(DM)DIMM(DM-DIMM)，而第二种类型DIMM是纠错码(ECC)DMM(ECC-DMM)。本发明的实施例不限于这两种类型DIMM。 其他类型的DIMM也可用来与处理器接口连接而不会改变本发明实施例的工作原理。在下面的描述中，讨论了大量细节以提供对本发明的实施例的更透彻的解释。但是，对本领域技术人员显而易见的是，可以在没有这些特定细节的情况下实践本发明的实施例。在其他例子中，公知的结构和设备以框图形式而非详细地示出，以免模糊本发明的实施例。注意，在实施例相应的附图中信号用线表示。一些线可能粗一些，用于指示有更多组成信号的路径，和/或在一个或者多个末端具有箭头，用于指示主要信息流动方向。这种指示并不意图是限制性的。相反，这些线与一个或多个示例性实施例结合使用以便于更容易理解电路或者逻辑单元。按照设计需要或者偏好的指示，任何表示出的信号可能实际上包括一个或者多个信号，它们可以在任一方向上传输，其中任一信号可以用任何合适类型的信号方案(例如，差分对、单端等)来实现。图1说明了根据本发明的一个实施例、存储器控制器101 (也被称为处理器或者设备)与异构DIMM 102接口连接的高级系统架构100。在一个实施例中，存储器控制器101 可操作来通过互连107与异构DIMM 102接口连接和通信。在一个实施例中，在通过串行存在检测(SPD)标识106确定了异构DIMM 102的标识后，存储器控制器101可操作来与异构 DIMM 102接口连接和通信。在一个实施例中，SPD标识106包括表示异构DMM 102是具有一个或多个DRAM 单元105的DM-DIMM的标识。在另一个实施例中，SPD标识106包括表示异构DI匪102是具有一个或多个DRAM单元105和ECC DRAM单元(未示出)的ECC-DIMM的标识，所述ECC DRAM单元用于针对DRAM比特中的错误来擦洗DRAM单元105。在其他实施例中，SPD标识 106包括表示异构DIMM 102是不同于DM-DIMM和ECC-DIMM的DIMM。在一个实施例中，存储器控制器101包括一个或多个逻辑单元103 (硬件和/或软件)，用于通过连接器104与异构DIMM 102接口连接。在一个实施例中，连接器104单独位于母板上而不是被集成在图1所示的存储器控制器101中。在其他实施例中，连接器104 功能性地全部被集成在存储器控制器101中。在一个实施例中，一个或多个逻辑单元103可操作来读取SPD标识106，并随后基于SPD标识106来映射(下文中讨论)信号以与异构DMM102接口连接。在一个实施例中， 至异构DIMM 102的全部信号均由逻辑单元103根据SPD标识106来映射。在其他实施例中，只有至异构DMM102的信号的一子集由逻辑单元103根据SPD标识106来映射。在一个实施例中，存储器控制器101被并入中央处理单元(CPU)内。在其他实施例中，存储器控制器101是与CPU分离但与CPU通信耦合的独立处理器(又称为微控制器)。图2说明了根据本发明的一个实施例示出存储器控制器101的组件的详细框图 200。在一个实施例中，存储器控制器101可操作来通过连接器104的连接器管脚108和数据通道或总线(未示出)与异构DIMM(图1中102)电耦合。在一个实施例中，连接器管脚 108由向异构DIMM(图1中102)发送数据和从异构DIMM接收数据的输入-输出(I/O)收发机206来驱动。在一个实施例中，训练逻辑单元205可操作来基于逻辑单元202通过连接器104从异构DMM(图1中102)接收的SPD标识201 (与图1的106相同)来训练I/O 收发机206。在一个实施例中，在逻辑单元202通过信号路径209向训练逻辑单元205通知异构DIMM 102根据其SPD标识201而被识别后，训练逻辑单元205可操作来向I/O收发机 206提供训练信号207。在一个实施例中，逻辑单元202可操作来读取SPD标识201并且为多路复用器204 确定选择信号203。在一个实施例中，多路复用器204包括多个多路复用器来为I/O收发机 206输出信号210 (其是多个信号)。在一个实施例中，输入信号208(其是多个信号)响应于多路复用器204的选择信号203而被映射到I/O收发机206。术语映射是指将来自输入信号208的一输入信号分配或重新分配给I/O收发机 206中的一特定I/O收发机，以使得连接器管脚108驱动异构DIMM(图1中102)期望的信号。所述期望的信号是指异构DMM理解的信号。例如，ECC-DMM不理解DM比特信号，因为ECC-DIMM架构不使用DM比特信号，并因此ECC-DIMM不期望DM比特信号被ECC-DIMM接收。
在一个实施例中，在输入信号208被映射到I/O收发机206中特定I/O收发机后， 训练逻辑单元205开始一系列操作，以调整要发送到异构DMM(图1中102)的输出信号的信号特性。在一个实施例中，训练逻辑单元205可操作来将从存储器控制器101发送到异构DIMM(图1中102)的数据选通信号放置在相应数据信号的中心或者中心附近。后文讨论的图4C提供了根据本发明的一个实施例、由训练逻辑单元205执行的训练序列的细节。在一个实施例中，训练逻辑单元205可操作来将数据选通信号与数据通道上的相应信号的中心对齐，其中所述数据通道是异构DIMM(图1中102)和连接器管脚108之间的互连总线。在一个实施例中，训练逻辑单元205可操作来通过调整I/O收发机206的驱动强度来调整数据通道上的信号的眼宽和眼高。在一个实施例中，训练逻辑单元205可操作来调整与数据通道上的信号相关联的延迟，以使得所有数据通道上的信号具有基本上相等的飞行时间。在一个实施例中，训练逻辑单元205可操作来调整I/O收发机206的终端阻抗。在一个实施例中，训练逻辑单元205可操作来根据公知的方法训练I/O收发机206。下面的实施例讨论了两种类型的异构DIMM——DM-DIMM和ECC-DIMM——以免模糊本发明的实施例。如前文提到的，其他类型的异构DIMM也可以使用而不会改变本发明实施例的实质。在一个实施例中，逻辑单元202可操作来识别异构DMM(图1中102)的SPD标识201为DM-DIMM。在这个实施例中，逻辑单元202可操作来向多路复用器204发送选择信号203，以使得DM比特信号被分配到为用于ECC DRAM单元(图3B中323)的数据通道子集保留的比特通道。如前文提到的，术语数据通道是指异构DIMM(图1中102)和存储器控制器101之间的互连总线。后文讨论的图3A提供了根据本发明的一个实施例、如何为与 ECC-DIMM相比的DM-DIMM重新分配数据通道的功能视图。在一个实施例中，逻辑单元202可操作来识别异构DIMM (图1中102)的SPD标识 201为ECC-DIMM。在这个实施例中，逻辑单元202可操作来向多路复用器204发送选择信号 203，以使得数据通道中的一数据通道子集被分配到ECC-DIMM (图3B中324)的ECC DRAM单元(图3B中323)。后文讨论的图3B提供了根据本发明的一个实施例、如何为与DM-DMM 相比的ECC-DMM重新分配数据通道的功能视图。后文讨论的图3C和图3D提供了根据本发明的一个实施例在DM-DI匪和ECC-DI匪之间的信号映射的细节。尽管本文的实施例讨论了基于异构DMM的SPD标识201将输入信号208映射/ 分配为用于I/O收发机206的输出信号210的逻辑单元，但是还使用类似逻辑(未示出) 来基于SPD标识201重映射来自异构DIMM的信号。在一个实施例中，上述逻辑(图中未示出)将来自异构DI匪的信号通过连接器104和I/O收发机206重映射到存储器控制器101 以供处理。图3A说明了根据本发明的一个实施例、具有用于与DM-DIMM 302接口连接的存储控制301的系统级框架构300。在该实施例中，异构DIMM (图1中102)是DM-DIMM 302。在一个实施例中，DM-DIMM 302的DRAM 311a_h可操作来分别接收数据信号309a_h和相应的 DM比特信号310a-h。尽管图3A的实施例示出了每个DM-DMM有8个DRAM单元，但是可以使用更少或更多DRAM单元，这些DRAM单元可以通过本文讨论的相同方法和装置与存储器控制器301进行映射。在一个实施例中，存储器控制器301的控制器逻辑单元303(图1的103)可操作来通过互连201从DM-DIMM 302接收SPD标识312。在一个实施例中，控制器逻辑单元303的逻辑单元202可操作来确定选择信号203，以将输入信号308中的每个输入信号映射为至存储器控制器301的I/O收发机305a-h、306和313中的特定I/O收发机的输出信号307。尽管图3A的实施例示出了 10组收发机(305a-h、306和313)，但是可以使用更少或更多组I/ 0收发机来与异构DIMM接口连接。在一个实施例中，每组I/O收发机(305a-h、306和313) 具有一个或多个I/O收发机。在一个实施例中，连接器接口 304是通用连接器接口。在该实施例中，连接器接口 304保持与外部世界的相同物理构造/结构相同，即，在相同的位置具有相同的管脚数， 而存储器控制器301的I/O收发机305a-h可操作来根据异构DIMM的SPD标识312向异构 DMM发送不同信号和从异构DMM接收不同信号。在一个实施例中，多路复用器204可操作来将输出信号307中的每个输出信号分配到单独组的I/O收发机305a-h，以使得每个DRAM 311a_h接收相应数据总线309a_h与相应DM比特信号310a-h (来自于总线310)。在一个实施例中，进行I/O收发机305a_h、306 和313的分配以使得中间的I/O收发机(即306)被分配为如果异构DMM是DM-DMMJU 将DM比特信号309a-h驱动到异构DIMM，而如果异构DIMM是ECC-DIMM，则将ECC信号(未示出)驱动到异构DIMM。通过分配中间的I/O收发机306，与当在ECC-DIMM和DM-DIMM之间切换时重新分配全部信号相比较，少于全部的信号需要在ECC-DIMM和DM-DIMM之间进行重新分配。在一个实施例中，为地址和控制信号保留的I/O收发机313保持不变，无论异构 DIMM是DM-DIMM还是ECC-DIMM。在该实施例中，与将DM-DIMM切换到ECC-DIMM或相反切换而造成重新分配全部输出信号307相比，输出信号307中要重新分配的信号数量减少。在另一个实施例中，全部I/O收发机305a-h、306和313被重新分配来自多路复用器204的不同的输出信号307，从而建立存储器控制器301与异构DIMM(图1中102)的合适通信连接。在一个实施例中，一旦输出信号307被分配/映射到I/O收发机305a_h、306和 313中特定的I/O收发机，图2中的训练逻辑单元205训练I/O收发机305a_h、306和/或 313，以满足信号309a-h、310a-h和314的特定或者预定信号完整性约束(例如，过冲、下冲、Vol、Voh、眼宽和眼高等)，功率约束(例如，功率消耗)，以及定时约束(例如，有效时间、建立时间、保持时间等)。图3B说明了系统架构320，其示出了根据本发明的一个实施例、如何为与图3A中 DM-DIMM相比的ECC-DIMM重新分配数据通道上的信号。术语数据通道和数据通道上的信号在说明书中可互换地使用。映射数据通道上的信号的处理总地指识别和分配要在那些数据通道上驱动的特定信号。在一个实施例中，逻辑单元202可操作来确定异构DIMM (图1中 102)是ECC-DIMM 324。在一个实施例中，ECC-DIMM 324包括一个或多个DRAM 311a_h和 ECC DRAM单元323，ECC DRAM单元323用于纠正DRAM 311a_h中数据值的任何错误。在一个实施例中，由于背景技术部分讨论的原因，ECC-DIMM 324不接收DM-比特信号。在一个实施例中，在逻辑单元202通过读取SPD标识312确定异构DMM是 ECC-DIMM 324后，逻辑单元202生成选择信号203。在一个实施例中，所述选择信号203可操作来将输入信号308分配/映射为输出信号307，以使得存储器控制器301与ECC-DIMM 324进行适当的通信。
在一个实施例中，通过将输出信号307分配/映射到单独组的I/O收发机305a_h， 306和313以与DRAM 311a_h和ECC DRAM单元323通信，存储器控制器301与ECC-DIMM 324之间发生适当的通信。与图3A的实施例相比，来自图3B的I/O收发机306的信号310 被全部分配到ECXDRAM单元323，而不是作为DM比特信号被分配到DRAM 311a_h。在该实施例中，DRAM 311a-h可操作来分别通过来自I/O收发机305a_h的信号321a_h接收输出信号307。在这个实施例中，ECC信号310由I/O收发机306生成，I/O收发机306基本上位于I/O收发机305a-h、306和313列的中间。将输出信号307中用于ECC目的的信号分配/映射到I/O收发机306的一个原因
是ECC DRAM单元323在ECC-DIMM 324中的位置-ECC DRAM单元323基本上在ECC-DIMM
324的中间，所以输出信号307中用于ECC目的的信号310被分配/映射到也基本上在存储器控制器301中间的I/O收发机306。在该实施例中，ECC信号310从I/O收发机306传输到ECC DRAM单元323的距离更短。更短的距离允许ECC信号310更快的到达时间，和通过向ECC信号310添加延迟来相对更简单地进行信号定时调整，以满足定时约束。尽管图3B的实施例示出了 10组I/O收发机(305a_h，306和313)，但是可以使用更少或者更多组的I/O收发机来与异构DIMM接口连接。类似的，尽管图3B的实施例示出了每个ECC-DIMM 324有8个DRAM单元(311a_h)，但是可以使用更少或者更多的DRAM单元，这些DRAM单元可以通过本文讨论的相同方法和装置与存储器控制器301进行映射。在一个实施例中，基本上全部至I/O收发机305a_h的输出信号307均根据异构 DMM (图1中102)的标识201而被重新分配。在一个实施例中，图2中的定时逻辑单元205 (图3A-B未示出)可操作来指示多路复用器204将之前分配到I/O收发机305e的信号重新分配到I/O收发机305d，以满足信号约束，例如定时约束和信号完整性约束。图3C是详细的表340，其示出了根据本发明的一个实施例、基于图1中异构DIMM 102的SPD标识对输出信号307的重新分配。表340示出了根据本发明的一个实施例、当 ECC-DIMM被代替为DM-DIMM或者相反替代时图3A-B中存储器控制器301的功能脚位。在一个实施例中，表340是具有244个管脚的小型DIMM(S0 DIMM)的脚位。DIMM的前后管脚被分别标识为栏341和342中的管脚。表340的栏343说明了如果异构DIMM是ECC-DIMM 的管脚功能属性，而表340的栏344说明了如果ECC-DIMM被DM-DIMM代替的管脚的相应功能属性。在一个实施例中，管脚的功能属性通过存储器控制器101在ECC-DIMM和DM-DIMM 之间变化。在一个实施例中，用于重新映射数据比特信号(S卩，DQ和DOS信号)的互连在母板上被匹配在+/_25mil (千分之一英寸)的距离内。在一个实施例中，多路复用器204进行多路复用，以使得存在72个完全匹配的DQ信号比特和相应的9个相关联的DOS (选通) 信号。在一个实施例中，当DM-DMM被ECC-DMM代替时，存储器控制器101通过多路复用器204将DQ比特重分组同时跳过DM比特信号，如图3D所示。图3D说明了根据本发明的一个实施例，存储器控制器101针对来自图3C的表 340的特定信号进行的连接器管脚映射。连接器管脚映射在表350中示出。表350的左半边351说明了根据本发明的一个实施例、当将ECC-DIMM交换为DM-DIMM时，存储器控制器 101产生的对连接器管脚108的功能映射/分配。在这个实施例中，存储器控制器101可操作来将为ECC信号(图3A中310)保留的数据通道重新分配为用作数据遮罩信号(图 3A中310a-h)。表350的右半边352说明了根据本发明的一个实施例、当将DM-DIMM交换为ECC-DIMM时，存储器控制器101产生的对连接器管脚108的功能映射/分配。在这个实施例中，存储器控制器101可操作来将之前由DM-DIMM使用的特定数据通道重新分配为用作ECC信号(图3B中310)。图3C-D的实施例不是限制性的实施例。可以使用与表340和 350中示出的实施例不同的映射/重新分配数据通道的其他实施例，而不会改变本发明的实质。图4A-C说明了根据本发明的另一个实施例、用于将图1-2中存储器控制器101与图1中异构DIMM 102接口连接的流程图。参考图1-3的实施例来描述该流程图。图4A说明了根据本发明的另一个实施例、用于将图1-2中存储器控制器101与图 1中异构DMM 102接口连接的高级流程图400。在框401，存储器控制器101通过SPD标识201确定异构DIMM的标识。在框402，逻辑单元202基于异构DIMM的标识通过多路复用器204将输入信号208映射为输出信号307。在框403，训练逻辑单元205训练I/O收发机 (图2中206以及图3A-B中305a-h、306和/或313)。在训练逻辑单元205的训练序列完成后，在框404，异构DIMM 102以正常方式工作，即，按照需要将数据传输至异构DIMM或者从异构DIMM传输数据。图4B说明了根据本发明的一个实施例、用于确定异构DMM 102的标识以将存储器控制器101与异构DIMM 102接口连接的流程图410。在框401a，存储器控制器101的逻辑单元202从异构DIMM读取SPD标识。在这个流程图中，考虑异构DIMM 101的两个实施例——DM-DMM和ECC-DIMM。其他类型的DIMM可以与存储器控制器101 —起使用，而不会改变本发明实施例的实质。如果存储器控制器101确定在框401a读取的SPD标识106是用于DM-DMM，那么框411接下来开始图4A和图4C中的框402处的方法。如果存储器控制器101确定在框412读取的SPD标识106是用于ECC-DIMM，那么在框412，用于ECC目的的数据通道/总线子集(310)被分配到ECC-DMM的ECC DRAM单元 323，如参考图3A-B所讨论的。在框413中，该方法从图4A中的框403继续进行。图4C说明了根据本发明的一个实施例、用于将异构DMM 102映射到存储器控制器101的流程图402。在多路复用器204基于异构DMM 102的SPD标识106将输出信号 307中的信号分配到不同的I/O收发机后，在框402a，通过放置数据选通信号(图3C的DQS 信号)来锁存数据通道上的相关联信号(图3A-B中的DQ信号309a-h、331a-h和331a-h)， 来将所述数据选通信号与数据通道上所述相关联信号对齐。一种用于将数据选通信号与数据通道上相关联信号对齐的方法在美国专利No. 7，307，900中有描述。在框402b，如果异构DI匪是DM-DIMM，那么DM比特被分配到为用于ECC的数据通道子集保留的比特通道。这种分配的结果是，在一个实施例中，DM比特信号经由保留用于 ECC的数据通道子集被发送到DM-DIMM。如图3A中所讨论的，ECC信号310被映射到DM比特信号310a-h。在框402c，DM比特信号310a_h与对应DRAM311a_h的对应数据信号(例如，图3C 中DQ信号)对齐，其中该数据信号在框402a与对应数据选通信号(例如，图3C中DQS信号)对齐。在一个实施例中，DM比特信号310a-h相对于与每个DRAM相关联的数据信号 309a-h而被延迟，以使得DM比特信号310a_h相对于对应数据信号309a_h被对齐。在其他实施例中，数据信号309a-h和相应数据选通信号被延迟，以使得DM比特信号310a_h相对于相应数据信号309a_h被对齐。术语延迟泛指增加和/或减少信号的时间延迟。术语对齐泛指放置数据信号和DM 比特信号从而满足定时边界/要求。在一个实施例中，用相位内插器(未示出)来相对于 DM比特信号来延迟数据信号，反之亦然。图5说明了根据本发明的一个实施例、具有机器可读介质503的系统500，介质 503上存储有用于将存储器控制器101与异构DMM 102接口连接的计算机可执行指令 504。参考回图1-4，在一个实施例中，存储器控制器101可操作来基于计算机可执行指令 504来映射和对齐输出信号307中的信号。例如，图2中逻辑单元202和训练逻辑单元205 通过计算机可执行指令504可编程为映射和对齐输出信号307中的信号。机器可读存储介质503可以包括但不仅限于闪速存储器、光学盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡，或者其他类型用于存储电子或计算机可执行指令的机器可读存储介质。例如，本发明的实施例可以作为计算机程序下载，该计算机程序可以通过数据信号的方式经由通信链路(如，调制解调器或网络连接)从远程计算机(如，服务器)被传送到发出请求的计算机(如，客户端)。在本说明书中对“实施例”、“一个实施例”、“一些实施例”或“其他实施例”的引用表示结合这些实施例描述的特定特征、结构或特性被包括在至少一些实施例中，但是不必然被包括在所有的实施例中。在各处出现的“实施例”、“一个实施例”或“一些实施例”不必然都指的是相同的实施例。如果说明书声明“可以”、“可能”、“可”包括一组件、特征、结构或特性，那么该特定组件、特征、结构或特性不必一定被包括其中。如果说明书或权利要求提及“一个(“a”或“an”)”元件，这并不意味着仅有一个该元件。如果说明书或权利要求提及“一个附加的”元件，这并不排除有一个以上的所述附加元件。虽然已经结合本发明的特定实施例描述了本发明，但是根据前文的描述，对这些实施例的许多替代、修改和变型对本领域普通技术人员而言将是显而易见的。例如，在一个实施例中，控制器101是在功能上被集成在通用CPU中，而并不作为单独的处理器位于母板上。本发明的实施例意图覆盖落入所附权利要求的广泛范围内的所有此类替代、修改和变型。
权利要求
1.一种方法，包括确定具有数据通道的数据直插式存储器模块(DIMM)的标识； 基于所述DIMM的所述标识的确定来映射所述数据通道； 响应于所述数据通道的所述映射来训练输入-输出(I/O)收发机；以及在训练所述I/O收发机后，向或者从所述DIMM传送数据。
2.如权利要求1所述的方法，其中所述DI匪的所述标识是数据遮罩(DM) DIMM(DM-DIMM)和纠错码(ECC) DIMM(ECC-DIMM)之一。
3.如权利要求2所述的方法，其中基于所述DIMM的所述标识的确定来映射所述数据通道包括通过与所述DIMM耦合的控制器对所述数据通道进行多路复用； 如果所述DIMM的所述标识是所述DM-DIMM，则将所述数据通道中的DM比特分配到所述 DIMM的每个动态随机存取存储器(DRAM)；以及如果所述DIMM的所述标识是所述ECC-DIMM，则分配用于ECC的所述数据通道的一子集。
4.如权利要求3所述的方法，其中分配所述DM比特包括将所述DM比特分配到为用于 ECC的所述数据通道的所述子集保留的比特通道。
5.如权利要求3所述的方法，其中分配所述DM比特包括通过放置数据选通信号来锁存数据通道的相关联信号，将所述数据选通信号与数据通道的所述相关联信号对齐；将所述DM比特分配到为用于ECC的所述数据通道的所述子集保留的比特通道，所分配的DM比特对应于所述DM-DIMM的每一个DRAM ；以及通过相对于数据通道的所述相关联信号中的数据信号调整所分配的DM比特的DM比特信号的延迟，将所述DM比特信号与数据通道的所述相关联信号对齐。
6.如权利要求3所述的方法，其中分配用于ECC的所述数据通道的所述子集包括将所述数据通道的所述子集分配到所述DIMM的ECXDRAM单元。
7.如权利要求1所述的方法，其中所述DMM是小型(SO)DIMM。
8.如权利要求1所述的方法，其中确定所述DIMM的所述标识包括从所述DIMM中读取串行存在检测(SPD)标识。
9.如权利要求1所述的方法，其中响应于所述数据通道的所述映射来训练所述I/O收发机包括相对于对应数据通道上的信号将选通信号居中；以及通过调整所述I/O收发机的驱动强度，为所述对应数据通道上的每个所述信号调整眼宽和眼高。
10.一种装置，包括输入-输出(I/O)收发机，其可操作来通过数据通道向异构数据直插式存储器模块 (DIMM)发送数据和从中接收数据；可操作来确定所述异构DIMM的标识的逻辑单元；以及多路复用器，其与所述逻辑单元以及所述I/O收发机耦合，可操作来基于所述异构 DIMM的所述标识来映射所述数据通道。
11.如权利要求10所述的装置，其中所述异构DMM是数据遮罩(DM)DMM和纠错码 (ECC) DIMM 之一。
12.如权利要求11所述的装置，其中所述逻辑单元可操作来从所述异构DIMM读取串行存在检测(SPD)标识，来确定所述DIMM是所述DM-DIMM还是所述ECC-DIMM。
13.如权利要求11所述的装置，其中所述多路复用器可操作来如果所述异构DI匪是所述DM-DIMM，则将所述数据通道中的DM比特分配到所述异构 DIMM的每个动态随机存取存储器(DRAM)；以及如果所述异构DIMM是所述ECC-DIMM，则分配用于ECC的所述数据通道的一子集。
14.如权利要求13所述的装置，其中所述多路复用器可操作来将所述DM比特分配到为用于ECC的所述数据通道的所述子集保留的比特通道。
15.如权利要求13所述的装置，还包括训练单元，所述训练单元可操作来通过放置数据选通信号来锁存数据通道的相关联信号，将所述数据选通信号与数据通道的所述相关联信号对齐；将所述DM比特分配到为用于ECC的所述数据通道的所述子集保留的比特通道，所分配的DM比特对应于所述DM-DIMM的每一个DRAM ；以及通过相对于数据通道的所述相关联信号中的数据信号调整所分配的DM比特的DM比特信号的延迟，将所述DM比特信号与数据通道的所述相关联信号对齐。
16.如权利要求13所述的装置，其中所述多路复用器可操作来通过将用于ECC的所述数据通道的所述子集分配到所述ECC-DIMM的ECXDRAM单元，来分配所述数据通道的所述子集。
17.如权利要求10所述的装置，还包括训练逻辑单元，所述训练逻辑单元可操作来通过以下操作训练所述I/O收发机相对于对应数据通道上的信号将选通信号居中；以及通过调整所述I/O收发机的驱动强度，为所述对应数据通道上的每个所述信号调整眼宽和眼高。
18.如权利要求10所述的装置，其中所述异构DIMM是小型(SO)DIMM。
19.一种系统，包括异构数据直插式存储器模块(DIMM)；以及通过数据通道与所述异构DIMM耦合的控制器，所述控制器还包括输入-输出(I/O)收发机，其可操作来通过数据通道向所述异构DIMM发送数据和从所述异构DMM接收数据；逻辑单元，其可操作来确定所述异构DIMM的标识；以及多路复用器，其与所述逻辑单元以及所述I/O收发机耦合，可操作来基于所述异构 DIMM的所述标识来映射所述数据通道。
20.如权利要求19所述的系统，其中所述异构DMM是数据遮罩(DM)DMM和纠错码 (ECC) DIMM 之一。
21.如权利要求20所述的系统，其中所述控制器可操作来与所述DM-DMM或者所述 ECC-DIMM 接口连接。
22.如权利要求20所述的系统，其中所述多路复用器可操作来如果所述异构DIMM是所述DM-DIMM，则将所述数据通道中的DM比特分配到所述异构 DIMM的每个动态随机存取存储器(DRAM)；以及如果所述异构DIMM是所述ECC-DIMM，则分配用于ECC的所述数据通道的一子集。
23.如权利要求22所述的系统，其中所述多路复用器可操作来将所述DM比特分配到为用于ECC的所述数据通道的所述子集保留的比特通道。
24.如权利要求22所述的系统，还包括训练单元，所述训练单元可操作来通过放置数据选通信号来锁存数据通道的相关联信号，将所述数据选通信号与数据通道的所述相关联信号对齐；将所述DM比特分配到为用于ECC的所述数据通道的所述子集保留的比特通道，所分配的DM比特对应于所述DM-DIMM的每一个DRAM ；以及通过相对于数据通道的所述相关联信号中的数据信号调整所分配的DM比特的DM比特信号的延迟，将所述DM比特信号与数据通道的所述相关联信号对齐。
25.如权利要求22所述的系统，其中所述多路复用器可操作来通过将用于ECC的所述数据通道的所述子集分配到所述ECC-DIMM的ECXDRAM单元，来分配所述数据通道的所述子集。
26.如权利要求19所述的系统，还包括训练逻辑，所述训练逻辑可操作来通过以下操作训练所述I/O收发机相对于对应数据通道上的信号将选通信号居中；以及通过调整所述I/O收发机的驱动强度，为所述对应数据通道上的每个所述信号调整眼宽和眼高。
27.如权利要求26所述的系统，其中所述训练逻辑单元205可操作来调整每个所述数据通道上的信号的延迟，使得所述信号具有基本上相等的飞行时间。
28.如权利要求19所述的系统，其中所述异构DIMM是小型(SO)DIMM。
全文摘要
本文描述了用于将处理器与异构数据直插式存储器模块(DIMM)接口连接的方法和装置。该方法包括确定具有数据通道的DIMM的标识；基于所述DIMM的所述标识的确定来映射所述数据通道；响应于所述数据通道的所述映射来训练输入-输出(I/O)收发机；以及在训练所述I/O收发机后，向或者从所述DIMM传送数据。
文档编号G06F13/16GK102323912SQ201110121350
公开日2012年1月18日 申请日期2011年4月2日 优先权日2010年4月2日
发明者G·韦吉斯, J·萨蒙, K·S·贝恩斯 申请人:英特尔公司