存储器模块检测方法、存储器控制电路单元及储存装置的制造方法【
技术领域：
】[0001]本发明是有关于一种检测可复写式非易失性存储器模块的方法以及使用此方法的存储器控制电路单元以及存储器储存装置。【
背景技术：
】[0002]由于可复写式非易失性存储器(rewritablenon-volatilememory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，因此，近年可复写式非易失性存储器产业成为电子产业中相当热门的一环。例如，以闪存作为储存媒体的固态硬盘已广泛应用作为计算机主机的硬盘，以提升计算机的存取效能。当使用者进行休眠模式(sleepmode)时，主机系统会如同关机一般中断存储器储存装置与缓冲存储器的供电。此外，当使用者欲从休眠模式回复到正常运作时，存储器储存装置需要重新初始化。例如，一般来说，存储器储存装置的存储器控制电路单元会逐一地通过致能存储器储存装置内的每一可复写式非易失性存储器模块并根据响应于存储器接口的就绪/忙碌接脚上的信号来检测运作于存储器储存装置内的每一可复写式非易失性存储器是否已顺利连接至存储器控制电路单元的存储器接口。然而，在可复写式非易失性存储器未顺利连接至存储器控制电路单元的存储器接口的例子中，存储器控制电路单元需在就绪/忙碌接脚于一段预设时间内(即，逾时)未响应就绪状态(例如，‘0’)时才能确认可复写式非易失性存储器未顺利连接至存储器控制电路单元的存储器接口，而发出错误消息。【
发明内容】[0003]本发明提供一种检测可复写式非易失性存储器模块的方法、存储器控制电路单元及存储器储存装置，其能够快速地判定存储器储存装置中的可复写式非易失性存储器是否已连接至存储器控制电路单元。[0004]据此，本发明一范例实施例提出一种检测可复写式非易失性存储器模块的方法，用于由存储器控制电路单元通过存储器接口检测可复写式非易失性存储器模块。本检测可复写式非易失性存储器模块的方法包括:(a)将存储器接口的控制总线的写入保护接脚的输出电压设定为第一逻辑电位，通过控制总线下达读取状态指令，且通过存储器接口的数据总线接收第一状态消息，其中控制总线与数据总线为彼此独立的总线。本检测可复写式非易失性存储器模块的方法还包括:(C)判断第一状态消息的对应位数据是否为符合对应第一逻辑电位的状态；以及(d)倘若第一状态消息的对应位数据为符合对应第一逻辑电位的状态时，识别上述可复写式非易失性存储器模块已连接至存储器接口。[0005]在本发明的一范例实施例中，上述检测可复写式非易失性存储器模块的方法还包括:(b)将控制总线的写入保护接脚的输出电压设定为第二逻辑电位，通过控制总线下达读取状态指令，且通过数据总线接收第二状态消息；以及(C)判断第二状态消息的对应位数据是否为符合对应第二逻辑电位的状态，其中仅当第一状态消息的对应位数据为符合对应第一逻辑电位的状态且第二状态消息的对应位数据为符合对应第二逻辑电位的状态时，可复写式非易失性存储器模块才会被识别已连接至存储器接口。[0006]在本发明的一范例实施例中，上述检测可复写式非易失性存储器模块的方法还包括在执行上述步骤(a)之前，通过控制总线下达重置指令。[0007]在本发明的一范例实施例中，上述检测可复写式非易失性存储器模块的方法还包括在通过控制总线下达上述重置指令之前，通过控制总线的芯片致能接脚发送芯片致能信号。[0008]在本发明的一范例实施例中，上述步骤(a)、上述步骤(b)与上述步骤(C)是在上述存储器控制电路单元每次上电时被执行。[0009]在本发明的一范例实施例中，上述存储器接口的控制总线不配置有就绪/忙碌接脚。[0010]本发明一范例实施例提出一种存储器控制电路单元，其包括存储器接口与存储器管理电路。存储器接口包括控制总线与数据总线，其中控制总线包括写入保护接脚并且控制总线与数据总线为彼此独立的总线。存储器管理电路电性连接至存储器接口，用以将写入保护接脚的输出电压设定为第一逻辑电位，通过控制总线下达读取状态指令，且通过数据总线接收第一状态消息。再者，存储器管理电路还用以判断第一状态消息的对应位数据是否为符合对应第一逻辑电位的状态，并且判断第二状态消息的对应位数据是否为符合对应第二逻辑电位的状态。倘若第一状态消息的对应位数据为符合对应第一逻辑电位的状态时，存储器管理电路识别可复写式非易失性存储器模块已连接至存储器接口。[0011]在本发明的一范例实施例中，存储器管理电路还用以将控制总线的写入保护接脚的输出电压设定为第二逻辑电位，通过控制总线下达读取状态指令，且通过数据总线接收第二状态消息。存储器管理电路还用以判断第二状态消息的对应位数据是否为符合对应第二逻辑电位的状态，其中仅当第一状态消息的对应位数据为符合对应第一逻辑电位的状态且第二状态消息的对应位数据为符合对应第二逻辑电位的状态，存储器管理电路才会识别可复写式非易失性存储器模块已连接至存储器接口。[0012]在本发明的一范例实施例中，上述存储器管理电路还用以通过控制总线下达重置指令。[0013]在本发明的一范例实施例中，上述存储器管理电路还用以在通过控制总线下达重置指令之前，通过控制总线的芯片致能接脚发送芯片致能信号。[0014]在本发明的一范例实施例中，上述存储器接口的控制总线还包括指令闩锁致能接脚、地址闩锁致能接脚与芯片致能接脚。[0015]在本发明的一范例实施例中，上述存储器接口的控制总线未配置有就绪/忙碌接脚。[0016]本发明一范例实施例提出一种存储器储存装置，其包括连接接口单元、可复写式非易失性存储器模块与存储器控制电路单元。连接接口单元用以电性连接至主机系统。可复写式非易失性存储器模块具有多个物理抹除单元。存储器控制电路单元电性连接至连接接口单元与可复写式非易失性存储器模块，并且包括存储器接口。存储器控制电路单元用以将写入保护接脚的输出电压设定为第一逻辑电位，通过控制总线下达读取状态指令，且通过数据总线接收第一状态消息，其中控制总线与数据总线为彼此独立的总线。再者，存储器控制电路单元还用以判断第一状态消息的对应位数据是否为符合对应第一逻辑电位的状态。倘若第一状态消息的对应位数据为符合对应第一逻辑电位的状态时，存储器控制电路单元识别可复写式非易失性存储器模块已连接至存储器接口。[0017]在本发明的一范例实施例中，上述存储器控制电路单元还用以将控制总线的写入保护接脚的输出电压设定为第二逻辑电位，通过控制总线下达读取状态指令，且通过数据总线接收第二状态消息。此外，存储器控制电路单元还用以判断第二状态消息的对应位数据是否为符合对应第二逻辑电位的状态，其中仅当第一状态消息的对应位数据为符合对应第一逻辑电位的状态且第二状态消息的对应位数据为符合对应第二逻辑电位的状态，存储器控制电路单元才会识别可复写式非易失性存储器模块已连接至存储器接口。[0018]在本发明的一范例实施例中，上述存储器控制电路单元还用以通过控制总线下达重置指令。[0019]在本发明的一范例实施例中，上述存储器控制电路单元还用以在通过控制总线下达重置指令之前，通过控制总线的芯片致能接脚发送芯片致能信号。[0020]本发明一范例实施例提出一种存储器储存装置，其包括连接接口单元、可复写式非易失性存储器模块与存储器控制电路单元。连接接口单元用以电性连接至主机系统。可复写式非易失性存储器模块具有多个物理抹除单元。存储器控制电路单元电性连接至连接接口单元与可复写式非易失性存储器模块，并且包括具有控制总线与数据总线的存储器接口。控制总线包括写入保护接脚、指令闩锁致能接脚、地址闩锁致能接脚与芯片致能接脚，并且写入保护接脚、指令H锁致能接脚、地址H锁致能接脚与芯片致能接脚分别地电性连接至可复写式非易失性存储器模块，其中存储器接口的控制总线未配置有就绪/忙碌接脚。[0021]基于上述，上述范例实施例的检测可复写式非易失性存储器模块的方法、存储器控制电路单元及存储器储存装置能够缩短检测可复写式非易失性存储器模块是否正常地被连接所需的时间。[0022]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。【附图说明】[0023]图1是根据一范例实施例所绘示的主机系统与存储器储存装置。[0024]图2是根据本发明范例实施例所绘示的计算机、输入/输出装置与存储器储存装置的示意图。[0025]图3是根据本发明范例实施例所绘示的主机系统与存储器储存装置的示意图。[0026]图4是绘示图1所示的存储器储存装置的概要方块图。[0027]图5是根据一范例实施例所绘示的存储器控制电路单元的概要方块图。[0028]图6是根据本发明一范例实施例所绘示的用于以连接存储器控制电路单元与可复写式非易失性存储器模块的存储器接口的详细方块图。[0029]图7是根据一范例实施例所绘示的检测可复写式非易失性存储器模块的方法的流程图。[0030][标号说明][0031]1000:主机系统1100:计算机[0032]1102:微处理器1104:随机存取存储器[0033]1106:输入/输出装置1108:系统总线[0034]1110:数据传输接口1202:鼠标[0035]1204:键盘1206:显示器[0036]1208:打印机1212:随身盘[0037]1214:存储卡1216:固态硬盘[0038]1310:数字相机1312:SD卡[0039]1314:MMC卡1316:存储棒[0040]1318:CF卡1320:嵌入式储存装置[0041]100:存储器储存装置102:连接接口单元[0042]104:存储器控制电路单元106:可复写式非易失性存储器模块[0043]202:存储器管理电路204:主机当前第1页1 2 3 4