存储器模块检测方法、存储器控制电路单元及储存装置的制造方法_2

文档序号:8298980阅读:来源:国知局
接口
[0044]206:存储器接口208:缓冲存储器
[0045]210:电源管理电路212:错误检查与校正电路
[0046]410(0)?410 (N):物理抹除单元602:控制总线
[0047]604:数据总线 604
[0048]612:芯片致能(chip enable, CE)接脚
[0049]614:指令円锁致能(command latch enable, CLE)接脚
[0050]616:地址円锁致能(address latch enable, ALE)
[0051]6I8:写入保护(write protect, WP)接脚
[0052]620:就绪 / 忙碌(Ready/Busy)接脚
[0053]S701、S703、S705、S707、S709、S711、S713、S715、S717:检测可复写式非易失性存储器模块的方法的步骤
【具体实施方式】
[0054]—般而言,存储器储存装置(亦称,存储器储存系统)包括可复写式非易失性存储器模块与控制器(亦称,控制电路)。通常存储器储存装置是与主机系统一起使用,以使主机系统可将数据写入至存储器储存装置或从存储器储存装置中读取数据。
[0055]图1是根据一范例实施例所绘示的主机系统与存储器储存装置。
[0056]请参照图1,主机系统1000 —般包括计算机1100与输入/输出(input/output, I/O)装置1106。计算机1100包括微处理器1102、随机存取存储器(random accessmemory, RAM) 1104、系统总线1108与数据传输接口 1110。输入/输出装置1106包括如图2的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是,图2所示的装置非限制输入/输出装置1106,输入/输出装置1106可还包括其它装置。
[0057]在本发明实施例中,存储器储存装置100是通过数据传输接口 1110与主机系统1000的其它元件电性连接。藉由微处理器1102、随机存取存储器1104与输入/输出装置1106的运作可将数据写入至存储器储存装置100或从存储器储存装置100中读取数据。例如,存储器储存装置100可以是如图2所示的随身盘1212、存储卡1214或固态硬盘(SolidState Drive, SSD) 1216等的可复写式非易失性存储器储存装置。
[0058]一般而言,主机系统1000为可实质地与存储器储存装置100配合以储存数据的任意系统。虽然在本范例实施例中,主机系统1000是以计算机系统来作说明,然而,在本发明另一范例实施例中主机系统1000可以是数字相机、摄影机、通信装置、音频播放器或视频播放器等系统。例如,在主机系统为数字相机(摄影机)1310时,可复写式非易失性存储器储存装置则为其所使用的SD卡1312、MMC卡1314、存储棒(memory stick) 1316、CF卡1318或嵌入式储存装置1320 (如图3所示)。嵌入式储存装置1320包括嵌入式多媒体卡(Embedded MMC, eMMC)。值得一提的是,嵌入式多媒体卡是直接电性连接于主机系统的基板上。
[0059]图4是绘示图1所示的存储器储存装置的概要方块图。
[0060]请参照图4,存储器储存装置100包括连接接口单元102、存储器控制电路单元104与可复写式非易失性存储器模块106。
[0061]在本范例实施例中,连接接口单元102是兼容于序列先进附件(SerialAdvancedTechnology Attachment, SATA)标准。然而,必须了解的是,本发明不限于此,连接接口单兀102亦可以是符合并列先进附件(Parellel Advanced TechnologyAttachment, PATA)标准、电气和电子工程师协会(Institute of Electrical andElectronic Engineers, IEEE) 1394 标准、高速外围零件连接接口(Peripheral ComponentInterconnect Express, PCI Express)标准、通用序列总线(Universal Serial Bus, USB)标准、超高速一代(Ultra High Speed-1,UHS-1)接口标准、超高速二代(Ultra HighSpeed-1I, UHS-1I)接口标准、安全数字(Secure Digital, SD)接口标准、存储棒(MemoryStick, MS)接口标准、多媒体储存卡(Multi Media Card, MMC)接口标准、小型快闪(CompactFlash, CF)接口标准、集成式驱动电子接口(Integrated Device Electronics, IDE)标准或其它适合的标准。在本范例实施例中,连接接口单元可与存储器控制电路单元封装在一个芯片中,或布设于一包含存储器控制电路单元的芯片外。
[0062]存储器控制电路单元104用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令,并且根据主机系统1000的指令在可复写式非易失性存储器模块106中进行数据的写入、读取与抹除等运作。
[0063]可复写式非易失性存储器模块106是电性连接至存储器控制电路单元104,并且用以储存主机系统1000所写入的数据。可复写式非易失性存储器模块106具有物理抹除单元410(0)?410 (N)。例如,物理抹除单元410(0)?410 (N)可属于同一个存储器晶粒(die)或者属于不同的存储器晶粒。每一物理抹除单元分别具有多个物理编程单元,其中属于同一个物理抹除单元的物理编程单元可被独立地写入且被同时地抹除。然而,必须了解的是,本发明不限于此,每一物理抹除单元是可由64个物理编程单元、256个物理编程单元或其它任意个物理编程单元所组成。
[0064]更详细来说,物理抹除单元为抹除的最小单位。亦即,每一物理抹除单元含有最小数目的一并被抹除的存储单元。物理编程单元为编程的最小单元。即,物理编程单元为写入数据的最小单元。每一物理编程单元通常包括数据位区与冗余位区。数据位区包含多个物理存取地址用以储存使用者的数据,而冗余位区用以储存系统的数据(例如,控制信息与错误更正码)。在本范例实施例中,每一个物理编程单元的数据位区中会包含4个物理存取地址,且一个物理存取地址的大小为512字节(byte)。然而,在其它范例实施例中,数据位区中也可包含数目更多或更少的物理存取地址,本发明并不限制物理存取地址的大小以及个数。例如,在一范例实施例中,物理抹除单元为物理区块,并且物理编程单元为物理页面或物理扇区,但本发明不以此为限。
[0065]在本范例实施例中,可复写式非易失性存储器模块106为多阶存储单元(MultiLevel Cell, MLC)NAND型闪存模块(即,一个存储单元中可储存2个位数据的闪存模块)。然而,本发明不限于此,可复写式非易失性存储器模块106亦可是单阶存储单元(SingleLevel Cell, SLC)NAND型闪存模块(即,一个存储单元中可储存I个位数据的闪存模块)、多阶存储单元(Trinary Level Cell,TLC)NAND型闪存模块(即,一个存储单元中可储存3个位数据的闪存模块)、其它闪存模块或其它具有相同特性的存储器模块。
[0066]图5是根据一范例实施例所绘示的存储器控制电路单元的概要方块图。
[0067]请参照图5,存储器控制电路单元104包括存储器管理电路202、主机接口 204与存储器接口 206。
[0068]存储器管理电路202用以控制存储器控制电路单元104的整体运作。具体来说,存储器管理电路202具有多个控制指令,并且在存储器储存装置100运作时,此些控制指令会被执行以进行数据的写入、读取与抹除等运作。
[0069]在本范例实施例中,存储器管理电路202的控制指令是以固件型式来实作。例如,存储器管理电路202具有微处理器单元(未绘示)与只读存储器(未绘示),并且此些控制指令是被烧录至此只读存储器中。当存储器储存装置100运作时,此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。
[0070]在本发明另一范例实施例中,存储器管理电路202的控制指令亦可以程序码型式储存于可复写式非易失性存储器模块106的特定区域(例如,存储器模块中专用于存放系统数据的系统区)中。此外,存储器管理电路202具有微处理器单元(未绘示)、只读存储器(未绘示)及随机存取存储器(未绘示)。特别是,此只读存储器具有驱动码,并且当存储器控制电路单元104被致能时,微处理器单元会先执行此驱动码段来将储存于可复写式非易失性存储器模块106中的控制指令加载至存储器管理电路202的随机存取存储器中。之后,微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。
[0071]此外,在本发明另一范例实施例中,存储器管理电路202的控制指令亦可以一硬件型式来实作。例如,存储器管理电路202包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是电性连接至微控制器。其中,存储单元管理电路用以管理可复写式非易失性存储器模块106的物理抹除单元;存储器写入电路用以对可复写式非易失性存储器模块106下达写入指令以将数据写入至可复写式非易失性存储器模块106中;存储器读取电路用以对可复写式非易失性存储器模块106下达读取指令以从可复写式非易失性存储器模块106中读取数据;存储器抹除电路用以对可复写式非易失性存储器模块106下达抹除指令以将数据从可复写式非易失性存储器模块106中抹除;而数据处理电路用以处理欲写入至可复写式非易失性存储器模块106的数据以及从可复写式非易失性存储器模块106中读取的数据。
[0072]主机接口 204是电性连接至存储器管理电
当前第2页1 2 3 4 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1