专利名称：一种实现滤波器数模混合验证的系统的制作方法
技术领域：
本发明涉及电子技术领域，尤其涉及一种实现数模混合型集成电路验证的方法。
背景技术：
随着混合信号SoC设计日益复杂，包括模拟、射频和数字模块的集成验证能力需求增加。为实现完整意义上的系统级验证，需要采用SPICE、射频仿真器、混合信号仿真器等多重仿真器的组合。每种仿真验证方法各有优缺点，举例如下。I.传统晶体管级SPICE仿真器具有精确的仿真性能，但由于容量和速度限制，通常只适用于模块级电路设计。 2. AMS提供了较宽泛的应用，可能鱼和熊掌兼得。对于有经验的数模混合验证工程师来说，可能实现在一定范围内保证仿真速度，同时保证仿真的精确性。但对于数模混合信号芯片系统级仿真来说，仿真速度仍然很可能达不到要求。3.完全的数字模型对于精确性没有保证，可应用于检查一些信号之间的连接。由上述现有技术的描述可以看出，上述数模混合验证方法在保证模拟信号仿真精确性的同时，则仿真速度不能满足系统级验证需求；反之，数字模型代替模拟组件的做法提高了仿真速度，但又缺失了模拟信号的仿真过程。另外，对于SDADC滤波器验证来说，模拟组件之间的信号连接为模拟信号，需要连续时间变量用于代替电气信号进行仿真验证。
发明内容
鉴于上述现有技术所存在的问题，本发明的目的是提供一种实现数模混合型集成电路的验证方法，牺牲掉部分模拟信号仿真的精确性，用以换取系统级仿真所需要的更快的仿真速度，以解决现有技术中所存在的系统级验证复杂，时间长，无法收敛的问题。同时保证了模拟验证组件内部或模拟组件之间连接信号为连续时间变量，可部分仿真模拟组件功能。由于本发明在系统级验证中用功能相同的数字模型替换掉模拟仿真模型，避免在仿真中调用模拟仿真引擎，大大提高了仿真速度。同时，完全数字仿真保证了系统级验证中使用验证方法学中所有验证方法。比如约束随机验证激励，功能覆盖率和代码覆盖率分析统计，以及断言描述。这些方法的使用可以加速验证过程的收敛，保证验证功能完备，提高验证效率。本发明的目的是通过以下技术方案实现的本发明提供了一种实现Delta-Sigma滤波器系统级数模混合验证的方法，通过验证语言System Verilog的浮点型数据代替模拟或电气仿真量,构建模拟组件数模转换模块DA、通道选择模块DeMux、解通道信号选择模块Mux、DS-Modulator、Delta-Sigma滤波器、自动检查模块Monitor，其中DA将数字信号转换为模拟信号，并将转换后的模拟信号IP、IN作为DeMux的输入
信号；
DeMux根据Delta-Sigma滤波器的通道选择配置，将DA输出的模拟信号IP、IN通过不同通道传输；Mux根据Del ta_S i gma滤波器的通道选择配置,将DeMux输出的信号按照所选择的通道接收，通道选择后的IP和IN信号作为D-S Modulator输入信号；D-S Modulator将输入的模拟信号IP，IN转换为数字单比特的比特流作为Delta-Sigma滤波器的输入信号；
Delta-Sigma滤波器为DUT，完成D-S Modulator输出数字比特流数字信号位宽的转变，输出的数字信号的有效位可配置；Monitor根据不同抽样率和有效数据位配置信息比对数据，对DA输入的数字信号与Delta-Sigma滤波器输出的数字信号进行比较，确认滤波器输出数据正确与否。
图I为本发明中Delat-Sigma滤波器验证环境。图2为本发明中D-S Modulator的System Verilog实现仿真波形图。
具体实施方案本发明的核心是使用验证语言System Verilog的real型数据(浮点型数据)代替模拟信号，构建模拟组件模型，实现Delat-Sigma滤波器的系统级混合信号验证。本发明较完全数字信号仿真更具精确性，同时系统级仿真速度更快。同时，可应用System Verilog约束随机激励，覆盖率统计和断言描述等验证方法。本发明所述的方法的具体实现如图I所示，具体为通过验证语言System Verilog的浮点型数据代替模拟或电气仿真量，构建模拟组件数模转换模块DA、通道选择模块DeMux、解通道信号选择模块Mux、DS-Modulator,Delta-Sigma滤波器、自动检查模块Monitor,其中DA将数字信号转换为模拟信号，并将转换后的模拟信号IP、IN作为DeMux的输入
信号;DeMux根据Delta-Sigma滤波器的通道选择配置，将DA输出的模拟信号IP、IN通过不同通道传输，支持单端AINO通道传输模式、单端AINl通道传输模式、单端AIN2通道传输模式、单端AIN3通道传输模式、差分AIN0-AIN1传输模式和差分AIN2-AIN3传输模式。如果选择单端AINO通道传输模式，AINO通道传输信号为(IP-IN);如果选择单端AINl通道传输模式，AINl通道传输信号为(IP-IN);如果选择单端AIN2通道传输模式，AIN2通道传输信号为(IP-IN);如果选择单端AIN3通道传输模式，AIN3通道传输信号为(IP-IN);如果选择差分AIN0-AIN1传输模式，IP信号通过AINO通道传输，IN信号通过AINl通道传输；如果选择差分AIN2-AIN3传输模式，IP信号通过AIN2通道传输，IN信号通过AIN3通道传输。Mux根据Delta-Sigma滤波器的通道选择配置,将DeMux输出的信号按照所选择的通道接收，当通道选择单端AINO通道时，Mux输出IP信号为AINO通道传输信号，Mux输出IN信号为GND ;当通道选择单端AINl通道时，Mux输出IP信号为AINl通道传输信号，Mux输出IN信号为GND ;当通道选择单端AIN2通道时，Mux输出IP信号为AIN2通道传输信号，Mux输出IN信号为GND ;当通道选择单端AIN3通道时，Mux输出IP信号为AIN3通道传输信号，Mux输出IN信号为GND ;当通道选择差分AINO与AINl通道时，Mux输出IP信号为AINO通道传输信号，Mux输出IN信号为AINl通道传输信号；当通道选择差分AIN2与AIN3通道时，Mux输出IP信号为AIN2通道传输信号，Mux输出IN信号为AIN3通道传输信号。通道选择后的IP和IN信号作为D-S Modulator输入信号；D-S Modulator将输入的模拟信号IP，IN转换为数字单比特的比特流作为Delta-Sigma滤波器的输入信号；算法模型为差分方程，η值以时钟上升沿作为数字采样点，函数描述模拟量验证语言System Verilog的浮点型数据代替；Delta-Sigma滤波器为DUT，完成D-S Modulator输出数字比特流数字信号位宽的转变，输出的数字信号的有效位可配置； Monitor根据不同抽样率和有效数据位配置信息比对数据，对DA输入的数字信号与Delta-Sigma滤波器输出的数字信号进行比较，确认滤波器输出数据正确与否。DA输入数据位宽为15比特，Delta-Sigma滤波器输出精度支持8比特有效，9比特有效，10比特有效四种比特位宽模式。如果Delta-Sigma滤波器精度为8比特，则取值DA输入高8比特和Delta-Sigma滤波器输出数字量低8比特进行比较。如果Delta-Sigma滤波器精度为9比特，则取值DA输入高9比特和Delta-Sigma滤波器输出数字量低9比特进行比较。如果Delta-Sigma滤波器精度为10比特，则取值DA输入高10比特和Delta-Sigma滤波器输出数字量低10比特进行比较。如果Delta-Sigma滤波器精度为12比特，则取值DA输入高12比特和Delta-Sigma滤波器输出数字量全部12比特进行比较。附图中的图I描述了各个组件集成的验证系统。DA主要功能为数字信号到模拟信号转换，将15比特输入数字数据转换为模拟量(IP-IN)，作为Mux的输入信号。DeMux主要功能为通道选择，将DA输出信号(IP-IN)放在不同通道上传输。根据Delta-Sigma滤波器(DUT)通道选择(SCH[2:0])配置，将DA输出模拟量通过选择通道传输。通道选择分为单端输出和差分输出模式。其中，SCH[2:0]配置为3’ b000 3’ bOll为单端输出模式，SCH[2:0]配置为3’ bl00 3’ blOl为差分输出模式。即当SCH[2:0]配置为3，b000, (IP-IN)信号通过AINO通道传输；当SCH[2:0]配置为3，b001, (IP-IN)信号通过AINl通道传输；当SCH[2:0]配置为3’ b010, (IP-IN)信号通过AIN2通道传输；当SCH[2:0]配置为3，bOll, (IP-IN)信号通过AIN3通道传输；当SCH[2:0]配置为3，bl00，IP信号通过AINO通道传输，IN信号通过AINl通道传输；当SCH[2:0]配置为3’blOl，IP信号通过AIN2通道传输，IN信号通过AIN3通道传输。AINO AIN3作为承载模拟信号通道，将模拟信号送给DeMux作信号选择。Mux主要功能为解通道信号选择，将Mux输出信号按照选择通道接收。根据Delta-Sigma滤波器(DUT)通道选择(SCH[2:0])配置，选择AINO AINl通道接收模拟信号。通道选择分为单端输入和差分输入模式。其中，SCH[2:0]配置为3’ b000 3’ bOll为单端输入模式，SCH[2:0]配置为3’ bl00 3’ blOl为差分输入模式。即当SCH[2:0]配置为3，b000，选择IP端输入为ΑΙΝ0，IN端输入为GND ;当SCH[2:0]配置为3，b001，选择IP端输入为AIN1，IN端输入为GND;当SCH[2:0]配置为3’b010，选择IP端输入为AIN2，IN端输入为GND ;当SCH[2:0]配置为3’ bOll，选择IP端输入为AIN3，IN端输入为GND ；当SCH[2:0]配置为3’ bl00，选择IP端输入为ΑΙΝ0，IN端输入为AINl ;当SCH[2:0]配置为3’ blOl，选择IP端输入为AIN2，IN端输入为AIN3。通道选择后的IP，IN信号作为D-SModulator输入信号。D-S Modulator主要功能为将输入模拟信号IP，IN转换为离散比特流。附图中的图2描述了 D-S Modulator验证组件实现波形图。D-S Modulator算法实现如下描述
I I ( n ) = Il(n-l) + (Vin(n-l)-Vf(n_l))*Kl ；
(1)I 2 ( η ) = I2(n-1)+Il(n-1)*K2-Vf(n-1)*0.5*K2;
(2)如果(12(η) > = 0),贝丨J Vf (η) = Vref ；如果(12 (η) < 0),贝丨J Vf (η) = -Vref ；
(3)如果(12(η) > = 0)，则 DS_0UT (η) = I ;如果(12 (η) < 0)，则 DS_0UT (η) = 0 ； (4)其中，Kl = O. 125 ；K2 = 0. 5 ；Vref = 3. 3 ；11(1)=0.01;12(1)=0.01;Vf(I) = Vref ；DS_0UT(1) = 0 ；根据算法描述，验证语言System Verilog设计实现D_S Modulator模拟组件。举例如表I所示输入VIN模拟量为正弦波形，在η = I 9分别输出0，0. 707，1,0. 707，0，-0.707，-1，-0.707和O。针对每个VIN(n-l)输入值，根据表达式(I)计算出Il(n)，根据表达式(2)计算出I2(n)，以及判断条件(3)计算出当前Vf (η)，最后，根据判断条件(4)可计算出当前数字比特值。在η = I 9的数字比特输出值构成D-S Modulator的输出比特流。表1D-S Modulator 模块
η= I η=2 η=3 η=4 η=5 η=6 η=7 η=8 η=9VIN ~0 0.707 0.707 O-0.707-0.707
11(η)οΓο -0.4025 -0.7266 -0.1891 -0.5132 0.3118 -0.1891 0.0984 -0.402512(η)οΓο 0 81 -0.2163 0.2454-0.2617 0.3067 -0.3624 0.3681 -0.4077Vf (η)3^3 3 3^373 3^33^3
dso O IOI~0 O O根据以上描述算法模型，每个时钟上升沿可作为当前η值采样点，每一个η值当前对应数字比特流dso可根据当前η值计算12 (η)得出。由于DA验证组件与Delta-Sigma滤波器实现误差，自动检查模块只比对DA输入数据与SDADC滤波器输出数据的高位，低两比特忽略不计。另外，DA输入数据位宽为15比特，根据抽样率与有效比特位配置不同，自动检查 模块比对数据比特位有所差别。如果Delta-Sigma滤波器精度为8比特，则取值DA输入和AD输出数字量低8比特进行比较。如果Delta-Sigma滤波器精度为9比特，则取值DA输入和AD输出数字量低9比特进行比较。如果Delta-Sigma滤波器精度为10比特，则取值DA输入和AD输出数字量低10比特进行比较。如果Delta-Sigma滤波器精度为12比特，则取值DA输入和AD输出数字量低12比特进行比较。
权利要求
1.一种实现Delta-Sigma滤波器数模混合验证的系统,通过验证语言System Verilog的浮点型数据代替模拟或电气仿真量，构建模拟组件数模转换模块DA、通道选择模块DeMux>解通道信号选择模块Mux、DS-Modulator> Delta-Sigma滤波器、自动检查模块Monitor,其中 DA将数字信号转换为模拟信号，并将转换后的模拟信号IP、IN作为DeMux的输入信号; DeMux根据Delta-Sigma滤波器的通道选择配置，将DA输出的模拟信号IP、IN通过不同通道传输； Mux根据Delta-Sigma滤波器的通道选择配置，将DeMux输出的信号按照所选择的通道接收，通道选择后的IP和IN信号作为D-S Modulator输入信号； D-S Modulator将输入的模拟信号IP，IN转换为数字单比特的比特流作为Delta-Sigma滤波器的输入信号； Delta-Sigma滤波器为DUT，完成D-S Modulator输出数字比特流数字信号位宽的转变，输出的数字信号的有效位可配置； Monitor根据不同抽样率和有效数据位配置信息比对数据，对DA输入的数字信号与Delta-Sigma滤波器输出的数字信号进行比较，确认滤波器输出数据正确与否。
2.如权利要求I所述的系统，其特征在于通道选择配置分为单端输出模式和差分输出模式。
全文摘要
本发明涉及一种实现Sigma-Delta滤波器数模混合系统级验证的方法。本发明的核心是使用验证语言System Verilog的real型数据(浮点型数据)代替模拟或电气仿真变量，构建模拟组件模型与验证环境，实现Sigma-Delta滤波器的混合信号验证。real型数据为连续变化数据，与模拟信号相像；但仿真时间为离散变量，所以基于real型数据变量仿真仍属于离散事件变化。使用real型数据仿真只调用数字仿真器，仿真速度较快。
文档编号G06F17/50GK102955871SQ20111025501
公开日2013年3月6日 申请日期2011年8月31日 优先权日2011年8月31日
发明者杨晓坤 申请人:北京中电华大电子设计有限责任公司