专利名称：一种集成电路仿真测试向量信号产生装置的制作方法
技术领域：
该发明属于测试技术领域，特别涉及一种数字集成电路的仿真测试向量信号产生
直O
背景技术：
在数字集成电路设计过程中，数字前端仿真与数字后端的仿真和测试验证是保证设计的电路是否符合所需功能关键所在，数字前端仿真一般是在现场可编程逻辑阵列 (FPGA)代码设计过程中，通过EDA软件编写测试向量，并施加给设计的代码模块来仿真其是否满足要求的时序。后端仿真和测试验证基本就是对实际工作情况的校验过程了，也是判断集成电路是否能量产的重要手段。目前都是用专门的测试机来测试集成电路的工作状态，测试技术人员将编写好的测试激励向量信号通过测试机施加给电路，然后看电路的响应是否满足匹配的向量，从而断定电路的好坏。随着集成电路的集成度，复杂度和功能需求的增加，如何在设计阶段就发现电路的缺陷就变得越来越重要，而专门的测试机造价昂贵， 且还得配备专门的测试技术工程师。
发明内容为实现数字集成电路在设计时就进行实际状态测试，而无需使用专门的测试机， 本实用新型设计了一种简易的测试激励向量信号产生装置。该装置能够直接接收仿真时的 vcd文件格式激励向量，通过发送数据通道发送到测试向量信号发生主板，然后施加到被测数字集成电路的管脚上，测试向量信号发生主板将被测数字集成电路的响应信号捕获下来后通过接收数据通道上传到上位机，用于设计人员的分析。本实用新型可以很好解决上述在集成电路设计阶段就发现电路的缺陷、提高接口速率和降低研发成本等问题，装置相对专门的测试机而言简单有效，且能提供不同的电平电压。本实用新型解决其技术问题所采用的技术方案是一种集成电路仿真测试向量信号产生装置，包括上位机、测试向量信号发生主板和PCI-E接口模块，所述测试向量信号发生主板包括现场可编程逻辑阵列(FPGA)，用于为现场可编程逻辑阵列(FPGA)供电的电源模块，用于连接现场可编程逻辑阵列(FPGA)与被测单元的高速中间连接器，上位机通过PCI-E接口模块将激励向量传给现场可编程逻辑阵列(FPGA)，现场可编程逻辑阵列(FPGA)产生测试向量信号并通过高速中间连接器将测试向量信号施加给被测单元，现场可编程逻辑阵列(FPGA)通过高速中间连接器捕获被测单元的响应并再将响应上传到上位机。进一步的，所述PCI-E接口模块包括位于上位机的PCI-E信号适配器、位于现场可编程逻辑阵列(FPGA)内的PCI-E硬核IP和PCI-E电缆，PCI-E信号适配器通过PCI-E电缆与PCI-E硬核IP连接。进一步的，所述测试向量信号发生主板还包括用于缓存被测单元响应的 DDR2SDRAM内存，现场可编程逻辑阵列(FPGA)捕获被测单元的响应并缓存至DDR2SDRAM内存中，待所有向量发送完毕后现场可编程逻辑阵列(FPGA)再将响应上传到上位机。进一步的，所述测试向量信号发生主板还包括用于对现场可编程逻辑阵列(FPGA) 进行下载配置的微控制器，所述微控制器和上位机通过USB电缆连接。进一步的，所述电源模块为可编程电源转换模块，该模块与现场可编程逻辑阵列 (FPGA)输入输出供电引脚相连接，用于给现场可编程逻辑阵列(FPGA)供电，从而达到调节现场可编程逻辑阵列(FPGA)输入输出电压电平；微控制器通过I2C接口与可编程电源转换模块相连。本实用新型的有益效果是1、由于构建了一个与上位机高速通信的PCI-E接口，可以满足大容量数据吞吐需求，并大幅度提高向量信号速率和缩短仿真过程，而且，本实用新型兼容性好，无需另外开发驱动和应用程序接口；2、采用高速中间连接器可以提供高达800MHz的信号速度，并充分保证信号质量；3、采用DDR2SDRAM这种存储密度高的器件，在提供足够深的向量深度同时，价格便宜，利于降低整个系统的成本；4、用可编程电位器来调节电压，可以满足不同电平电压需求，便于与上位机软件集成，且成本低；5、添加PCI-E电缆适配模块和PCI-E电缆来传输PCI-E信号，保证信号传输质量， 可以使得PCI-E接口稳定可靠，用电缆引出，还可方便安装。
图1是本实用新型集成电路仿真测试向量信号产生装置实施例结构框图；图2是本实用新型实施例上位机的PCI-E电缆适配卡及现场可编程逻辑阵列 (FPGA)内的PCI-E硬核IP连接示意图；图3是本实用新型实施例现场可编程逻辑阵列(FPGA)内部PCI-E硬核IP与逻辑控制模块连接的示意图；图4是本实用新型实施例可编程电源模块工作原理图；图5是本实用新型实施例工作流程图。
具体实施方式
为了使本实用新型的目的，技术方案和优点更加清楚，
以下结合附图来进一步做详细说明。本实用新型具有产生测试向量信号和响应并捕获测试向量信号的功能。如图1 所示，本实施例的集成电路仿真测试向量信号产生装置包括一台上位机，测试向量发生主板、USB电缆和PCI-E电缆，上位机将vcd文件格式的激励向量通过PCI-E电缆输入到测试向量发生主板，测试向量发生主板产生出测试向量信号并将测试向量信号施加到被测数字集成电路的管脚上，然后测试向量发生主板再将被测数字集成电路的响应捕获下来，以 vcd文件通过PCI-E电缆上传上位机。USB电缆用来连接测试向量发生主板上的微控制器 (CY7C68013A)和上位机，微控制器的通用输入输出引脚与现场可编程逻辑阵列(FPGA)(现场可编程逻辑门电路)的JTAG信号线连接，上位机发出指令给微控制器来对现场可编程逻辑阵列(FPGA)进行下载配置；微控制器通过I2C接口与可编程电源模块连接，用于调节可编程电源模块的输出电压；DDR2SDRAM内存与现场可编程逻辑阵列(FPGA)的DDR2SDRAM功能引脚相连，上位机通过PCI-E接口将测试向量缓存至DDR2SDRAM内存中；高速中间连接器与现场可编程逻辑阵列(FPGA)的输入输出引脚相连，负责施加激励向量信号给被测数字集成电路和捕获被测数字集成电路的响应。本实施例采用带高速通信接口的现场可编程逻辑阵列(FPGA)，与上位机构建了一个PCI Express虹标准高速数据传输通道，现场可编程逻辑阵列(FPGA)与上位机通信最高速率可达2. 5G字节每秒。PCI Express (简称PCI-E)接口的详细描述请参看PCI-SIG组织发布的((PCI Express Base Specification Revision 1. 1〉〉。本实施例采用 DDR2SDRAM(Double-Data_I ate Two Synchronous Dynamic Random Access Memory，第二代双倍数据率同步动态随机存取记忆体)来存储集成电路管脚响应， 使得向量深度足够大，如本装置提供256个测试向量个数，采用市面上通用的个人电脑2G 比特内存DDR2SDRAM则可以为每个管脚提供多达8M比特的存储深度。本实施例采用2个120脚高速中间连接器(High Speed Mid-Connector,英文缩写为HSMC)与被测单元连接，如图1所示，可提供多达256个连接通道。上位机将vcd(Value Change Dump File，信号改变转存文件)这种标准文件格式激励向量通过PCI-E接口传到现场可编程逻辑阵列(FPGA)，由现场可编程逻辑阵列(FPGA)产生测试向量信号并通过高速中间连接器送到被测数字集成电路的管脚。然后，现场可编程逻辑阵列(FPGA)通过高速中间连接器将被测集成电路的响应捕获下来，并以vcd文件格式的形式通过PCI-E接口上传到上位机。下面就各个功能模块做详细说明1、上位机本实施例配置一台带PCI-E接口的PC机，用于运行上位机程序，并将产生好的vcd 文件格式的激励向量通过PCI-E传到测试向量信号产生主板上，另外，上位机与测试向量信号产生主板约定一些寄存器，上位机通过PCI-E的配置操作来对这些现场可编程逻辑阵列(FPGA)的寄存器进行读写配置，具体预定是地址为0x80010000的寄存器表示测试向量信号发生主板捕获到的管脚响应变化了多少次；地址为0x80020000的寄存器表示有多少行向量要传输；地址为0x80030000的寄存器表示采样频率是多少。2、PCI-E 通信模块该PCI-E通信模块包括了上位机PCI-E信号适配器(例如PI2EQX4401)、现场可编程逻辑阵列(FPGA)内的PCI-E硬核IP和PCI-E电缆。a) PCI-E接口是一种串行通信接口，信号传输采用差分方式，包括发送通道TX+、 TX-，接收通道RX+、RX-以及参考时钟Refclk+、Refclk-0配备的上位机只有PCI-E金手指插座，如果测试向量发生主板做成插在上位机里面，则不利于调试安装，如果要用电缆传输，将会带来PCI-E信号传输质量问题，为了解决这个矛盾，采用现成的PCI-E信号适配器 (例如PI2EQX4401)用来适配PCI-E信号，参看图2，PCI_E的发送通道信号线、接收通道信号线和参考时钟输出都是差分信号，所以信号传输都是采用一正一负的信号对，在图中分别用TX+，TX-来表示发送通道信号线的差分信号，RX+, RX-表示接收通道的差分信号线， RefClk+，RefClk-表示参考时钟的差分信号线。上位机的发送通道信号线通过适配器的信号适配功能模块后与现场可编程逻辑阵列(FPGA)的硬核IP接收通道信号线连接，现场可编程逻辑阵列(FPGA)的硬核IP发送通道信号线通过适配器的信号适配功能模块后与上位机的接收通道信号线连接，上位机发出的参考时钟信号线通过适配器的信号适配功能模块后与现场可编程逻辑阵列(FPGA)的硬核IP参考时钟输入信号线连接。b)本实用新型选用的现场可编程逻辑阵列(FPGA)带专门的PCI-E接口硬核 IP (参见Altera公司的PCI-E接口硬核IP文档)，无需专门自己开发PCI-E协议。参看图 3，现场可编程逻辑阵列(FPGA)内的PCI-E硬核IP左边的PCI-E信号组就是上述上位机的PCI-E信号经过适配器以后的PCI-E信号。PCI-E硬核IP右边的信号就是送到现场可编程逻辑阵列(FPGA)内部控制逻辑模块的信号，而PCI-E硬核IP和现场可编程逻辑阵列 (FPGA)内部控制逻辑都是位于现场可编程逻辑阵列(FPGA)内部，只是不同功能模块而已。 这两个功能模块之间的连接见以下描述①、接收通道数据总线Rx_D，控制逻辑模块就是通过这个数据总线来读取PCI-E 硬核IP接收到的数据；②、接收缓存就绪信号RX_fifo_ready，PCI-E硬核IP用于通知控制逻辑模块有数据接收到了；③、接收缓存空信号Rx_f if0_empty，表示PCI-E硬核IP的接收数据已经被控制逻辑模块都取走了；④、发送数据通道数据总线Tx_D，逻辑控制逻辑模块就是通过这个数据总线来发送数据给PCI-E硬核IP ；⑤、缓存就绪信号TX_fifo_ready，表示PCI-E硬核IP的发送缓存已经准备好发送数据了 ；⑥、发送数据有效信号TX_St_validO，表示逻辑控制模块放在发送数据通道总线上的数据是有效的；⑦、参考时钟信号ref_clk是PCI-E硬核IP给现场可编程逻辑阵列(FPGA)内逻辑控制模块的参考时钟。上位机和现场可编程逻辑阵列(FPGA)通过PCI-E接口传输数据步骤如下步骤201 上位机软件先获得PCI-E设备句柄；步骤202 上位机软件发送一段数据给现场可编程逻辑阵列(FPGA)，现场可编程逻辑阵列(FPGA)收到后，其内部PCI-E硬核IP的信号接收缓存就绪信号RX_fifo_ready 变高，表示有数据了，然后现场可编程逻辑阵列(FPGA)再根据参考时钟ref_clk从接收通道数据总线上Rx_D将数据取出，直到接收缓存空信号Rx_f if0_empty变高，则表示数据发送完毕；步骤203 现场可编程逻辑阵列(FPGA)有数据要上传到上位机，PCI-E硬核IP 先将发送缓存就绪信号TX_fifo_ready变高，表示准备好读取数据了，然后现场可编程逻辑阵列(FPGA)将数据放到发送数据通道信号组Tx_D上，并将发送数据有效信号Tx_st_ validO置高，在参考时钟信号ref_clk的参考下发送给上位机，发送通道先入先出随即读写存储器(FIFO)满信号Tx_fif0_full表示数据满了，上位机来不及处理，这时现场可编程逻辑阵列(FPGA)发送要停下，将发送数据有效信号TX_St_validO置低。3、DDR2SDRAM 内存现场可编程逻辑阵列(FPGA)读取DDR2内存采用Altera公司现成的DDR2SDRAM 内存控制器，非本实用新型中创新内容，在此不做叙述。4、可编程电源模块为了应对被测单元不同电平电压需求，采用那种输出可调节的电源模块，外加可编程电位器即可。需要注意的问题在于现在的电位器输出电流都比较小，大约在5mA以下， 为了加大输出电流，可以用运放构成的射极跟随器，具体线路连接示意图参看图4，线性电源电压调节器(LDO)，其电压输出可以由外部电阻网络通过反馈参考电压Vref来调节，可编程电位器的A触点就连接到LDO的输出端(VOUT)，可编程电位器的W触点再与一个固定电阻值电阻(本例使用IK欧姆)相连，IK欧姆电阻再连接到地，同时W触点抽出一根线连接到运放的正向输入端，运放的输出拉出一根线连接到运放的负向输入端，同时运放的输出再连接到LDO的反馈参考电压Vref端。为了方便上位机控制，选用带I2C接口的可编程电位器连接到微控制器中，这样上位机就可以通过USB接口来控制LDO的输出电压了。 5、现场可编程逻辑阵列(FPGA) JTAG下载设置现场可编程逻辑阵列(FPGA)程序采用JTAG下载模式，本实施例将下载集成在测试向量信号发生主板内部，这样就不用另外使用专门的下载器了。上位机通过USB电缆来控制微控制器CY7C68013A，再由此微控制器的IO 口模拟现场可编程逻辑阵列(FPGA)的 JTAG下载时序。下面，就本实用新型实施例整个系统工作流程和方式以及相关信号流动作详细说明，参看图5。这里描述了上位机、测试向量发生主板以及被测单元之间的动作和信号流向。步骤A 上位机写测试向量信号发生主板上的寄存器0x80020000，表示有多少行向量要传输，写采样时钟频率寄存器0x80030000，用于产生捕获被测单元响应信号的采样时钟；步骤B:上位机读取一行向量通过PCI-E接口发送给现场可编程逻辑阵列 (FPGA)；步骤C 现场可编程逻辑阵列(FPGA)获得一行向量，并取前256bit数据发送给输入输出标示，如果对应通道是0，则表示输出，将输入通道相应的向量置成高阻态，那么输入就被切断，引脚上的信号只从输出通道走了 ；如果是1，则表示是输入，将输出通道相应的向量置成高阻态，那么输出就被切断，引脚上的信号只从输入通道走了 ；步骤D 现场可编程逻辑阵列(FPGA)取后128bit数据在采样时钟沿进行计数；步骤E 现场可编程逻辑阵列(FPGA)判断是否计数到0，同时在每个采样时钟沿捕获向量通道的响应，并将捕获到的响应存至DDR2SDRAM内存；步骤F:判断是否取完了所有行向量，如果成立则进入上位机读取响应步骤G，如果不成立则取下一行向量；步骤G 上位机读取DDR2SDRAM内存缓存的响应；步骤H —次仿真结束，上位机关闭PCI-E句柄，关闭所有打开的文件。通过以上流程，我们完成了将激励vcd文件发送给被测单元，然后获取被测单元响应，并最终得到vcd文件。
权利要求1.一种集成电路仿真测试向量信号产生装置，其特征在于包括上位机、测试向量信号发生主板和PCI-E接口模块，所述测试向量信号发生主板包括现场可编程逻辑阵列，用于为现场可编程逻辑阵列供电的电源模块，用于连接现场可编程逻辑阵列与被测单元的高速中间连接器，上位机通过PCI-E接口模块将激励向量传给现场可编程逻辑阵列，现场可编程逻辑阵列产生测试向量信号并通过高速中间连接器将测试向量信号施加给被测单元， 同时现场可编程逻辑阵列通过高速中间连接器捕获被测单元的响应并再将响应上传到上位机。
2.如权利要求1所述集成电路仿真测试向量信号产生装置，其特征在于所述PCI-E 接口模块包括位于上位机的PCI-E信号适配器、位于现场可编程逻辑阵列内的PCI-E硬核 IP和PCI-E电缆，PCI-E信号适配器通过PCI-E电缆与PCI-E硬核IP连接。
3.如权利要求2所述集成电路仿真测试向量信号产生装置，其特征在于所述测试向量信号发生主板还包括用于缓存被测单元响应的DDR2SDRAM内存，现场可编程逻辑阵列捕获被测单元的响应并缓存至DDR2SDRAM内存中，待所有向量发送完毕后现场可编程逻辑阵列再将响应上传到上位机。
4.如权利要求1或2或3所述集成电路仿真测试向量信号产生装置，其特征在于所述测试向量信号发生主板还包括用于对现场可编程逻辑阵列进行下载配置的微控制器，所述微控制器和上位机通过USB电缆连接。
5.如权利要求4所述集成电路仿真测试向量信号产生装置，其特征在于所述电源模块为可编程电源转换模块，该模块与现场可编程逻辑阵列输入输出供电引脚相连接，用于给现场可编程逻辑阵列供电，从而达到调节现场可编程逻辑阵列输入输出电压电平；微控制器与可编程电源转换模块相连。
专利摘要为实现数字集成电路在设计时就进行实际状态测试，而无需使用专门的测试机，本实用新型公开了一种集成电路仿真测试向量信号产生装置，它包括上位机、测试向量信号发生主板和PCI-E接口模块，所述测试向量信号发生主板包括FPGA，用于为FPGA供电的电源模块，用于连接FPGA与被测单元的高速中间连接器，上位机通过PCI-E接口模块将激励向量传给FPGA，FPGA产生测试向量信号并通过高速中间连接器将测试向量信号施加给被测单元，同时FPGA通过高速中间连接器捕获被测单元的响应并再将响应上传到上位机。本实用新型可以很好解决上述在集成电路设计阶段就发现电路的缺陷、提高接口速率和降低研发成本等问题。
文档编号G06F13/38GK202008657SQ20112003383
公开日2011年10月12日 申请日期2011年1月31日 优先权日2011年1月31日
发明者张波, 蒋登峰, 魏建中 申请人:杭州士兰微电子股份有限公司