专利名称：一种基于pcie的高速数据收发一体装置的制作方法
技术领域：
本实用新型涉及高速数据传输和采集技术领域，尤其涉及一种基于PCIE的高速数据收发一体装置。
背景技术：
随着航天技术的发展，卫星载荷数据量越来越大，从而促使天地无线数传链路的速率也越来越高，目前天地无线数据传输链路的数据率已经从之前的300Mbps增加到接近 l(ibpS。地面接收到数据后，需要将基带信号数据存储进入计算机以进行后续的数据处理。面对近Kibps的高速率基带数据，如何有效、可靠的将其写入计算机成为一个迫切的需求。目前计算机高速数据通信技术主要有USB、PCI、SATA以及PCIE技术。USB2. 0 最高速率仅达到480Mbps，SATA目前用于硬盘的数据接口 ；而PCIE技术经过Intel等公司的发展，目前最高可以支持超过10(ibpS的数据传输(X16)，PCI最高可达1. 8(ibpS。PCI由于是并行数据传输(32位或64位总线)，其数据传输速率虽然目前可达 2Gbps左右，但其发展潜力和可升级空间小。而PCIE技术是串行数据传输，其1路(XI模式)即可传输2(ibpS的数据，因此其 X4，X8，X16模块为扩展和升级提供了足够的空间，并且其接口标准化，用户升级时，并不需要对通信接口做太多的设计变更。同时，IGbps以上的高速数据传输，使用普通的电缆或者同轴电缆都会带来较高的成本和开销，普通电缆只能采用并行模式，同轴电缆至少需要一对。而使用光纤传输，只需要一根，且其电磁兼容性和传输距离都有较高的保证。作为基带数据的接收方，仅通过1路光纤将高速数据采集，然后通过PCIE接口送给计算机进行存储将是一种非常有效和可靠的解决方案。同时，高速数据源的模拟也是系统设计中非常必要的一环，通过计算机将各种类型的任意数据通过PCIE和光纤接口送出，作为其他高速数据处理设备的模拟源，能够大大简化测试的接口，提高测试的有效性，增大测试的样本数量。现有技术中，基于PCIE技术的数据采集装置的功能单一，仅能接收外部数据，不能往外发送数据，并且其成品不能进行二次开发，接口不灵活，不能很好的应用到非标准接口的应用场合(比如天地链路的基带信号采集)。
实用新型内容本实用新型的目的是提供一种基于PCIE的高速数据收发一体装置。上述目的是通过下述方案实现的一种基于PCIE的高速数据收发一体装置，其包括中央处理器单元(1)和电源(7)， 该电源(7)给所述一体装置供电，该中央处理器单元(1)连接有缓冲存储器(2)，其特征在于，所述一体装置还包括光电转换单元(3)，其与所述中央处理器单元(1)连接，所述中央处理器单元(1)
3通过光电转换单元(3)发送仿真数据；电光转换单元(4)，其与所述中央处理器单元(1)连接，所述中央处理器单元通过该电光转换单元(4)接收基带数据；PCIE接口电路(5 )，其连接所述中央处理器单元(1)和计算机(8 )，所述PCIE接口电路(5)将从所述计算机(8)接收的数据发送给所述中央处理器单元(1)或将从所述中央处理器单元(1)接收的数据发送给所述计算机(8)；配置单元(6)，其与所述中央处理器单元(1)连接，用于配置所述中央处理器单元 (1)的参数。根据上述一体装置，其特征在于，所述中央处理器单元(1)通过所述电光转换单元 (4)将仿真数据通过光纤输出。根据上述一体装置，其特征在于，所述缓冲存储器(2)为DDR2存储器。本实用新型的有益效果本实用新型能够接收通过光纤接口输入的数字基带信号，然后通过PCIE接口传输给计算机进行存储和后续处理，同时，也能够接收计算机通过PCIE输出的数据(任意内容的模拟源数据)然后通过光纤输出；由于采用了光纤传输和 PCIE技术，本发明能够很好的适应高速数据传输需求，并且具有可靠的升级与扩展能力。 PCIE接口也易于与计算机进行集成，不需要额外的结构设计和电源设计。
图1是本实用新型的结构示意图。
具体实施方式
参见图1，本实用新型的基于PCIE的高速数据收发一体装置包括中央处理器单元 1和电源7，电源7给一体装置供电，中央处理器单元1连接有缓冲存储器2，中央处理器单元1是FPGA，其可选用Xilinx公司的Virtex-5系列的芯片，Virtex-5 LXT平台FPGA有 8-24 个 RocketIO，支持包括光同步数字传送网(SONET)、Giabit Ethernet、PCI Express 等多种高速串行I / 0标准。RocketIO硬件模块能使设计人员快速构建芯片和芯片、芯片和电路板之间的高速连接，以满足新一代电子系统所要求的数据带宽；缓冲存储器可以使用 DDR2存储器。一体装置还包括光电转换单元3，其与中央处理器单元1连接，中央处理器单元1 通过该光电转换单元3发送仿真数据；电光转换单元4，其与中央处理器单元1连接，中央处理器单元通过电光转换单元4接收基带数据；PCIE接口电路5，其连接中央处理器单元1 和计算机8，PCIE接口电路5将从计算机8接收的数据发送给中央处理器单元1或将从中央处理器单元1接收的数据发送给计算机8 ；配置单元6，其与中央处理器单元1连接，用于配置中央处理器单元1的参数。使用本实用新型进行数据接收处理流程如下( 1)光纤数据的光电转换；(2)转换后的电信号通过GTP接口(FPGA自带的IP核)完成串并转换；(3)串并转换后的信号送入DDR2进行缓存；(4)将缓存的数据读出通过PCIE接口送给计算机。
4[0028]使用本实用新型进行数据发送处理流程如下(1)计算机通过PCIE接口将模拟数据发送给FPGA ；(2 ) FPGA对收到的数据进行DDR2缓存；(3) FPGA通过其GTP接口(FPGA自带的IP核)对缓存数据进行并串转换；(4)并串转换后的信号通过光电转换模块转换成光信号输出。
权利要求1.一种基于PCIE的高速数据收发一体装置，其包括中央处理器单元(1)和电源(7)， 该电源(7)给所述一体装置供电，该中央处理器单元(1)连接有缓冲存储器(2)，其特征在于，所述一体装置还包括光电转换单元(3)，其与所述中央处理器单元(1)连接，所述中央处理器单元(1)通过光电转换单元(3)发送仿真数据；电光转换单元(4)，其与所述中央处理器单元(1)连接，所述中央处理器单元通过该电光转换单元(4)接收基带数据；PCIE接口电路(5 )，其连接所述中央处理器单元(1)和计算机(8 )，所述PCIE接口电路 (5)将从所述计算机(8)接收的数据发送给所述中央处理器单元(1)或将从所述中央处理器单元(1)接收的数据发送给所述计算机(8)；配置单元(6)，其与所述中央处理器单元(1)连接，用于配置所述中央处理器单元(1) 的参数。
2.根据权利要求1所述的一体装置，其特征在于，所述中央处理器(1)通过所述电光转换单元(4)将仿真数据通过光纤输出。
3.根据权利要求1所述的一体装置，其特征在于，所述缓冲存储器为DDR2存储器。
专利摘要本实用新型公开了一种基于PCIE的高速数据收发一体装置，其包括中央处理器单元(1)和电源(7)，该电源(7)给所述一体装置供电，该中央处理器单元(1)连接有缓冲存储器(2)，其特征在于，所述一体装置还包括光电转换单元(3)、电光转换单元(4)、PCIE接口电路(5)、配置单元(6)。本实用新型能够接收通过光纤接口输入的数字基带信号，然后通过PCIE接口传输给计算机进行存储和后续处理，同时，也能够接收计算机通过PCIE输出的数据(任意内容的模拟源数据)然后通过光纤输出；由于采用了光纤传输和PCIE技术，本实用新型能够很好的适应高速数据传输需求，并且具有可靠的升级与扩展能力。
文档编号G06F13/40GK202178760SQ201120269780
公开日2012年3月28日 申请日期2011年7月28日 优先权日2011年7月28日
发明者全升学, 王奇珍, 魏大兴 申请人:北京中科戎大信息技术有限公司