专利名称：多可编程器件系统中电源保护方法及装置的制作方法
技术领域：
本发明涉及电源保护技术，尤其涉及ー种多可编程器件系统中电源保护方法及装置。
背景技术：
在数据通信系统中，很多设备为了实现复杂功能，使用了几十片或更多片的高性能可编程器件。这些高性能可编程器件(FPGA, Field Programmable GateArray)功能强， 但也具有下载时间长、功耗非常大的特点。通信设备启动过程中，为减少可编程器件的下载时间，采用同种逻辑的多片器件同时下载的方式。由于这些可编程器件功耗比较大，几十片或更多的可编程器件同时启动会对前级电源和输入电源产生很大的冲击，甚至有可能会损坏相关电源器件，对设备运行带来潜在的隐患。
发明内容
有鉴于此，本发明的主要目的在于提供一种多可编程器件系统中电源保护方法及装置，能使多可编程器件系统中的可编程器件依序上电，并使所述逻辑下载完毕的可编程器件交错运行，还能使各可编程器件的时钟信号错峰输出，避免可编程器件同时启动对前级电源和输入电源产生很大的冲击。为达到上述目的，本发明的技术方案是这样实现的一种多可编程器件系统中电源保护方法，包括使可编程器件按设定序列进行上电；通过对逻辑下载完毕的可编程器件的配置状态进行控制，使所述逻辑下载完毕的可编程器件交错运行。优选地，所述方法还包括在所述可编程器件逻辑下载完毕前，为部分或全部可编程器件按设定序列配置エ作时钟，使各可编程器件的时钟信号错峰输出。优选地，所述方法还包括 确定所述可编程器件的下载状态，为下载状态处于未下载完毕的可编程器件下载逻辑文件。优选地，使可编程器件按设定序列进行上电，为为各可编程器件分别设定上电序列，使所述各可编程器件按各自的上电序列进行上电；或者，对所有可编程器件进行分组，为各组可编程器件分别设定上电序列，使每组可编程器件按各自的上电序列进行上电。优选地，所述为部分或全部可编程器件按设定序列配置工作时钟，为为部分或全部可编程器件的各个分别设定时钟配置序列，对所述各可编程器件按所述各可编程器件的时钟配置序列进行时钟配置；
或者，对部分或全部的可编程器件进行分组，为各组可编程器件分别设定时钟配置序列，对每组可编程器件按所述各组可编程器件的时钟配置序列进行时钟配置。一种多可编程器件系统中电源保护装置，包括电源及时序单元和逻辑处理单元，其中电源及时序单元，用于使可编程器件按设定序列进行上电；逻辑处理单元，用于通过对逻辑下载完毕的可编程器件的配置状态进行控制，使所述逻辑下载完毕的可编程器件交错运行。 优选地，所述装置还包括时钟单元，用于在所述可编程器件逻辑下载完毕前，为部分或全部可编程器件按设定序列配置工作时钟，使各可编程器件的时钟信号错峰输出。优选地，所述逻辑处理单元还用于，确定所述可编程器件的下载状态，为下载状态 处于未下载完毕的可编程器件下载逻辑文件。优选地，所述电源及时序单元还用于，为各可编程器件分别设定上电序列，使所述各可编程器件按各自的上电序列进行上电；或者，对所有可编程器件进行分组，为各组可编程器件分别设定上电序列，使每组可编程器件按各自的上电序列进行上电。优选地，所述时钟単元还用于，为各可编程器件分别设定时钟配置序列，对所述各可编程器件按所述各可编程器件各自的时钟配置序列进行时钟配置；或者，对所有可编程器件进行分组，为各组可编程器件分别设定时钟配置序列，对每组可编程器件按所述各组可编程器件各自的时钟配置序列进行时钟配置。本发明中，使可编程器件按设定序列进行上电，通过对逻辑下载完毕的可编程器件的配置状态进行控制，使所述逻辑下载完毕的可编程器件交错运行，这样，可以避免几十片或更多的可编程器件同时启动对前级电源和输入电源产生的巨大冲击；并且，在可编程器件逻辑下载完毕前，为部分或全部可编程器件按设定序列配置工作时钟，使各可编程器件的时钟信号错峰输出。本发明通过对可编程器件的下载过程进行控制，可以实现多FPGA同时下载逻辑并运行，而不对前级电源造成过大的冲击。通过控制各可编程器件状态机的运行，进而达到交错编程器件功耗峰值的目的，从而提高了设备工作的稳定性和可靠性。
图I为本发明实施例的多可编程器件系统中电源保护装置的组成结构示意图；图2为本发明实施的组成结构示意图。
具体实施例方式本发明的基本思想为使可编程器件按设定序列进行上电，通过对逻辑下载完毕的可编程器件的配置状态进行控制，使所述逻辑下载完毕的可编程器件交错运行，在可编程器件逻辑下载完毕前，为部分或全部可编程器件按设定序列配置工作时钟，使各可编程器件的时钟信号错峰输出；这样，可以避免多个可编程器件同时启动对前级电源和输入电源产生的巨大冲击。图I为本发明实施例的多可编程器件系统中电源保护装置的组成结构示意图，如图I所示，本发明实施例的多可编程器件系统中电源保护装置包括逻辑处理单元和电源及时序控制単元；其中电源及时序单元，用于使可编程器件按设定序列进行上电；逻辑处理单元，用于通过对逻辑下载完毕的可编程器件的配置状态进行控制，使所述逻辑下载完毕的可编程器件交错运行。在前述多可编程器件系统中电源保护装置的基础上，如图I所示，本发明实施例的多可编程器件系统中电源保护装置还包括时钟单元，用于在所述可编程器件逻辑下载完毕前，为部分或全部可编程器件按设定序列配置工作时钟，使各可编程器件的时钟信号错峰输出。本领域技术人员应当理解，本示例中的时钟单元是为优化本发明多可编程器件系统中电源保护装置的技术方案而设计的，并非用于实现本发明多可编程器件系统中电源保 护装置的技术方案基本目的的必要技术手段。上述逻辑处理单元还用于，确定所述可编程器件的下载状态，为下载状态处于未下载完毕的可编程器件下载逻辑文件。上述电源及时序单元还用于，为各可编程器件分别设定上电序列，使所述各可编程器件按各自的上电序列进行上电；或者，对所有可编程器件进行分组，为各组可编程器件分别设定上电序列，使每组可编程器件按各自的上电序列进行上电。上述时钟单元还用于，为各可编程器件分别设定时钟配置序列，对所述各可编程器件按所述各可编程器件各自的时钟配置序列进行时钟配置；或者，对所有可编程器件进行分组，为各组可编程器件分别设定时钟配置序列，对每组可编程器件按所述各组可编程器件各自的时钟配置序列进行时钟配置。如图I所示，各个可编程器件的DONE信号与逻辑处理单元IO相连。DONE信号为“ I”时，表示可编程器件的下载配置完成，可编程器件正常执行状态机的后续操作，完成其余配置流程。当外部控制信号强制将DONE信号拉低(DONE信号被设置为“O”)吋，则即使可编程器件的配置文件已正常下载完毕，但后续状态仍然受控，该可编程器件仍将会暂停运行自身已下载的逻辑状态机，可编程器件需等待DONE信号变化为“ I”吋，才能运行自身已下载的逻辑。按照预先设定的序列，控制逻辑处理単元分别将各个FPGA的被拉低的DONE信号释放，即使被拉低的DONE信号变化为“ I”，从而实现自身状态机的执行，使可编程器件正常执行逻辑操作。本领域技术人员应当理解，图I中所示的多可编程器件系统中电源保护装置中的各处理单元的实现功能可通过运行于处理器上的程序而实现，也可通过具体的逻辑电路而实现。本发明实施例的多可编程器件系统中电源保护方法包括以下步骤步骤201，可编程器件按照时序控制器件的设计序列进行上电；步骤202，通过逻辑处理单元为每个可编程器件配置工作时钟；步骤203，通过判断可编程器件下载状态，逻辑处理单元为可编程器件下载逻辑文件；步骤204，通过对可编程器件配置状态的控制，使可编程器件交错运行。
根据配置文件下载情況，控制各个可编程器件的DONE信号。通过改变逻辑配置单元控制IO信号的状态，进而对可编程器件配置状态进行控制，实现交错编程器件运行逻辑功耗峰值，减小电源冲击。上述步骤204 进ー步包括以下步骤第一歩检测全部可编程器件DONE信号是否为“1”，若为I则跳至第五步，若为“O”则继续下ー步骤；这里，可通过前述的强制拉低方式使可编程器件DONE信号置为“O”。第二步配置可编程器件进入下载状态；第三步开始给可编程器件同步下载配置文件，若可编程器件的配置文件下载完毕则继续下ー步骤，否则重复本步操作；第四步可编程器件的配置文件下载成功后，逻辑处理单元按设定序列释放对DONE信号的控制，改信号由外部上拉电阻置为“I”。第五步可编程器件配置完成，正常执行逻辑。强制拉低方式使可编程器件DONE信号包括以下步骤第一歩设置逻辑处理単元DONE控制信号为输入，并检查DONE是否为“ I ”，若否则继续，若是则跳至第四歩；第二步逻辑处理单元将DONE信号配置为输出，強制配置为0，使得可编程器件处于配置状态；第三步配置文件下载完成后，可编程器件释放对DONE信号的控制，该信号只由逻辑处理单元控制，置为“O”；第四步逻辑处理单元按预先设计序列，以几十毫秒的间隔设置相应DONE信号为输入状态，DONE信号上拉为I。可编程器件获得DONE信号状态，开始继续状态机执行，完成器件逻辑启动。本发明通过对可编程器件的下载过程进行处理并加以控制，可以实现多FPGA同时下载逻辑并运行，而不对前级电源造成过大的冲击。通过CPU软件控制个可编程器件状态机的运行，进而达到交错编程器件功耗峰值的目的。从而使缩短下载启动时间和减少电源冲击同时得以实现，也可大大提高设备工作的稳定性和可靠性。本发明中，电源及时序控制単元由使能可控电源模块和可编程时序控制器件构成，通过软件编程，实现预期的电源上电时序。时钟单元由可编程PLL构成，通过对逻辑处理单元进行配置，为可编程器件提供系统时钟。逻辑处理单元由小規模可编程器件构成，通过控制器控制相应逻辑状态，决定被控可编程器件DONE信号的控制方式。配置前设置为输入状态，判断下载是否已完成；配置中设置为强制输出O状态；配置文件下载后，以几十毫秒的时间间隔逐步配置成输入状态，解除对DONE信号的控制。从而既实现了逻辑同时下载，有减小了多片可编程器件对前级电源模块的冲击，大大提升了设备的可靠性。以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
权利要求
1.一种多可编程器件系统中电源保护方法，其特征在于，所述方法包括 使可编程器件按设定序列进行上电； 通过对逻辑下载完毕的可编程器件的配置状态进行控制，使所述逻辑下载完毕的可编程器件交错运行。
2.根据权利要求I所述的方法，其特征在于，所述方法还包括 在所述可编程器件逻辑下载完毕前，为部分或全部可编程器件按设定序列配置工作时钟，使各可编程器件的时钟信号错峰输出。
3.根据权利要求I所述的方法，其特征在于，所述方法还包括 确定所述可编程器件的下载状态，为下载状态处于未下载完毕的可编程器件下载逻辑 文件。
4.根据权利要求I所述的方法，其特征在于，使可编程器件按设定序列进行上电，为 为各可编程器件分别设定上电序列，使所述各可编程器件按各自的上电序列进行上电； 或者，对所有可编程器件进行分组，为各组可编程器件分别设定上电序列，使每组可编程器件按各自的上电序列进行上电。
5.根据权利要求2所述的方法，其特征在于，所述为部分或全部可编程器件按设定序列配置工作时钟，为 为部分或全部可编程器件的各个分别设定时钟配置序列，对所述各可编程器件按所述各可编程器件的时钟配置序列进行时钟配置； 或者，对部分或全部的可编程器件进行分组，为各组可编程器件分别设定时钟配置序列，对每组可编程器件按所述各组可编程器件的时钟配置序列进行时钟配置。
6.一种多可编程器件系统中电源保护装置，其特征在于，所述装置包括电源及时序单元和逻辑处理单元，其中 电源及时序单元，用于使可编程器件按设定序列进行上电； 逻辑处理单元，用于通过对逻辑下载完毕的可编程器件的配置状态进行控制，使所述逻辑下载完毕的可编程器件交错运行。
7.根据权利要求6所述的装置，其特征在于，所述装置还包括 时钟单元，用于在所述可编程器件逻辑下载完毕前，为部分或全部可编程器件按设定序列配置工作时钟，使各可编程器件的时钟信号错峰输出。
8.根据权利要求6所述的装置，其特征在于，所述逻辑处理单元还用于，确定所述可编程器件的下载状态，为下载状态处于未下载完毕的可编程器件下载逻辑文件。
9.根据权利要求6所述的装置，其特征在于，所述电源及时序单元还用于，为各可编程器件分别设定上电序列，使所述各可编程器件按各自的上电序列进行上电； 或者，对所有可编程器件进行分组，为各组可编程器件分别设定上电序列，使每组可编程器件按各自的上电序列进行上电。
10.根据权利要求7所述的装置，其特征在于，所述时钟单元还用于，为各可编程器件分别设定时钟配置序列，对所述各可编程器件按所述各可编程器件各自的时钟配置序列进行时钟配置； 或者，对所有可编程器件进行分组，为各组可编程器件分别设定时钟配置序列，对每组可编程器件按所述各组可编程器件各自的时钟配置序列进行时钟配置。
全文摘要
本发明公开了一种多可编程器件系统中电源保护方法及装置，其中，所述方法包括使可编程器件按设定序列进行上电；通过对逻辑下载完毕的可编程器件的配置状态进行控制，使所述逻辑下载完毕的可编程器件交错运行。本发明通过对可编程器件的下载过程进行控制，可以实现多FPGA同时下载逻辑并运行，而不对前级电源造成过大的冲击。通过控制各可编程器件状态机的运行，进而达到交错编程器件功耗峰值的目的，从而提高了设备工作的稳定性和可靠性。
文档编号G06F11/00GK102662780SQ20121007901
公开日2012年9月12日 申请日期2012年3月22日 优先权日2012年3月22日
发明者史宏亮 申请人:中兴通讯股份有限公司