专利名称：一次性可编程器件以及集成电路的制作方法
技术领域：
本发明涉及半导体领域，更具体地说，本发明涉及ー种一次性可编程器件以及采用了该一次性可编程器件的集成电路。
背景技术：
一次性可编程器件(one time programming, OTP)由于其跟纯逻辑制程完全兼容受到了广泛的应用。在IXD (液晶显示器)、CXD (电荷耦合器件)、CIS (接触式图像传感器)等领域获得了普遍的认可。通常一次性可编程器件分为多晶娃eFuse (Poly eFuse)、金属eFuse (MetaleFuse)等。现有技术中已经提出了利用两个逻辑器件设计一次性可编程器件的方案。这其 中的两个逻辑器件分别用于选址和存储功能，用于存储的器件由硅化物阻挡层(salicideblock layer, SAB)的氧化物覆盖。其中,娃化物阻挡层被用于保护娃片表面,在其保护下，娃片不与其它Ti, Co之类的金属形成不期望的娃化物(salicide)。但是由于该器件利用漏端热载流子注入(hot-carrier injection, HCI)方法实现编程，漏端和栅极的耦合效率不高影响了热载流子注入栅极的效率，所以该器件要求的编程电压一般比较高。另ー方面，随着器件尺寸的越来越小，尤其缩小到了纳米级(〈O. Ium),器件的有效沟道长度越来越小，对于正常的器件越来越要求漏端和栅极的耦合电容小，减少热载流子注入效应的产生。所以在技术节点縮小化的过程中，用于存储的器件和正常器件之间对热载流子的要求不一致。因此，希望提供ー种拥有能够在热载流子方面相互协调的存储器件和正常器件的一次性可编程器件结构。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供ー种能够拥有能够在热载流子方面相互协调的存储器件和正常器件的一次性可编程器件结构以及采用了该一次性可编程器件的集成电路。根据本发明的第一方面，提供了ー种一次性可编程器件，其包括第一 PMOS器件和右边的第二 PMOS器件；其中，第一 PMOS器件的栅极的第一侧壁多晶硅两侧的侧壁分别由从第一侧壁多晶硅依次向外布置的侧墙以及侧墙隔离层组成；其中，第二 PMOS器件的第二栅极多晶硅两侧的侧壁分别由从第二栅极多晶硅依次向外布置的第一侧墙隔离层、第一偏移侧墙、第二侧墙隔离层以及第ニ侧墙组成。优选地，在上述一次性可编程器件中，第一 PMOS器件的栅极的侧壁多晶硅、侧墙隔离层和侧墙上覆盖了硅化物阻挡层。优选地，在上述一次性可编程器件中，第二 PMOS器件的栅极多晶硅、第一侧墙隔离层、第一偏移侧墙、第二侧墙隔离层以及第ニ侧墙上没有覆盖硅化物阻挡层。优选地，在上述一次性可编程器件中，所述第一 PMOS器件的所述侧墙隔离层由氧化物构成；并且，所述第一 PMOS器件的所述侧墙由氮化物构成。优选地，在上述一次性可编程器件中，所述第二 PMOS器件的所述第一侧墙隔离层和所述第二侧墙隔离层由氧化物构成；所述第二 PMOS器件的所述第一偏移侧墙和所述第ニ侧墙由氮化物构成。优选地，在上述一次性可编程器件中，所述硅化物阻挡层是ー个氧化物层。优选地，在上述一次性可编程器件中，第一 PMOS器件的源极作为所述一次性可编程器件的位线，所述第二 PMOS器件的栅极作为所述一次性可编程器件的选择栅极，所述第ニ PMOS器件的漏极作为所述一次性可编程器件的选择线路。 优选地，在上述一次性可编程器件中，所述一次性可编程器件的编程条件为在选择线路和衬底上施加OV电压，在位线和选择栅极上施加-5. 5V电压，并且，编程时采用120us的脉冲宽度。优选地，在上述一次性可编程器件中，所述一次性可编程器件的读取条件为在选择线路和衬底上施加OV电压，在选择栅极上施加-I. 8V电压，在位线上施加-I. 5V电压。优选地，在上述一次性可编程器件中，所述第一 PMOS器件的源极与所述一次性可编程器件的位线导体相接触的界面布置了氮化硅层，所述第二 PMOS器件的栅极与所述ー次性可编程器件的选择栅极导体相接触的界面布置了氮化硅层，并且，所述第二 PMOS器件的漏极与所述一次性可编程器件的选择线路导体相接触的界面布置了氮化硅层。根据本发明的第二方面，提供了一种采用了根据本发明的第一方面所述的一次性可编程器件的集成电路。本发明提供的一次性可编程器件所包含的两个PMOS器件分别用于选址和存储功能。用于选址的器件为第二 PMOS器件，其具有第一侧墙隔离层和第一偏移侧墙，由此相应地増加了有效沟道长度，減少热载流子注入效应。用于存储的器件是第一 PMOS器件，其没有偏移侧墙，由此与具有偏移侧墙的第二 PMOS器件相比減少有效沟道长度，増加栅极下面局部区域的横向电场电压降，増加了热载流子注入效应的产生，同时提高了漏端跟栅极的耦合面积，増加了耦合系数，提高编程效率，減少了编程电压和功耗。本发明提供的一次性可编程器件，对于正常逻辑器件可以实现可控的有效沟道长度，減少热载流子产生，而对于存储器件适当的増加漏端跟栅极的耦合面积，増加了耦合系数，増加了热载流子的产生，提高编程效率，減少了编程电压和功耗。
结合附图，并通过參考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中图I示意性地示出了根据本发明实施例的一次性可编程器件的截面结构图。需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施例方式为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图I示意性地示出了根据本发明实施例的一次性可编程器件的截面结构图。如图I所示，根据本发明实施例的一次性可编程器件采用了两个PMOS器件(左边的第一 PMOS器件和右边的第二 PMOS器件)。需要说明的是，两个PMOS器件的左右相对位
置可以互換。 其中，左边的第一 PMOS器件的栅极的第一侧壁多晶硅Pl两侧的侧壁分别由从第ー侧壁多晶硅Pl依次向外布置的侧墙11以及侧墙隔离层12组成。更具体地说，在优选实施例中，侧墙隔离层12例如由氧化物构成，例如ニ氧化硅。并且，侧墙11例如由氮化物构成，例如氮化硅(SiN)。其中，右边的第二 PMOS器件的第二栅极多晶硅P2两侧的侧壁分别由从第二栅极多晶硅P2依次向外布置的第一侧墙隔离层21、第一偏移侧墙22、第二侧墙隔离层23以及第二侧墙24组成。更具体地说，在优选实施例中，第一侧墙隔离层21和第二侧墙隔离层23例如由氧化物构成，例如ニ氧化硅。第一偏移侧墙22和第二侧墙24例如由氮化物构成，例如氮化硅(SiN)0更具体地说，在优选实施例中，第一 PMOS器件的栅极的侧壁多晶硅P1、侧墙隔离层12和侧墙11上覆盖了硅化物阻挡层LO(例如，硅化物阻挡层是ー个氧化物层，例如ー个
氧化硅层)。更具体地说，在优选实施例中，第二 PMOS器件的栅极多晶硅P2、第一侧墙隔离层21、第一偏移侧墙22、第二侧墙隔离层23以及第ニ侧墙24上没有覆盖硅化物阻挡层。即，第二 PMOS器件的栅极上面没有硅化物阻挡层，由此有可能形成了硅化物。例如，进ー步优选地，可以在根据本发明实施例的一次性可编程器件的表面布置接触刻蚀阻挡层(Contact etch stop layer, CESL),例如氮化娃(SiN)的层。本发明实施例提供的一次性可编程器件所包含的两个PMOS器件分别用于选址和存储功能。用于选址的器件为第二 PMOS器件，其具有第一侧墙隔离层21和第一偏移侧墙22，由此相应地増加了有效沟道长度，減少热载流子注入效应。其中存储器件的编程方法用的是热载流子注入效应。用于存储的器件是第一 PMOS器件，其没有偏移侧墙，由此与具有偏移侧墙的第二 PMOS器件相比減少有效沟道长度，増加栅极下面局部区域的横向电场电压降，増加了热载流子注入效应的产生，同时提高了漏端跟栅极的耦合面积，増加了耦合系数，提高编程效率，減少了编程电压和功耗。本发明实施例提供的一次性可编程器件，对于正常逻辑器件可以实现可控的有效沟道长度，減少热载流子产生，而对于存储器件适当的増加漏端跟栅极的耦合面积，増加了耦合系数，増加了热载流子的产生，提高编程效率，減少了编程电压和功耗。更具体地说，在优选实施例中，左边的第一 PMOS器件的源极作为根据本发明实施例的一次性可编程器件的位线BL，右边的第二 PMOS器件的栅极作为所述一次性可编程器件的选择栅极SG，右边的第二 PMOS器件的漏极作为所述一次性可编程器件的选择线路SL。作为示例，下面描述根据本发明实施例的一次性可编程器件的工作电压的某些具体情况。相应地，对于根据本发明实施例的一次性可编程器件，其编程条件为在选择线路SL和衬底上施加OV电压，在位线BL和选择栅极SG上施加-5. 5V电压，并且，例如，编程时采用120us的脉冲宽度。其中，编程采用了热载流子注入效应。对于根据本发明实施例的一次性可编程器件，其读取条件为在选择线路SL和衬底上施加OV电压，在选择栅极SG上施加-1.8V电压，在位线BL上施加-1.5V电压。优选地，第一 PMOS器件的源极与一次性可编程器件的位线BL导体相接触的界面布置了氮化硅层L2。类似地，第二 PMOS器件的栅极与一次性可编程器件的选择栅极SG导体相接触的界面布置了氮化硅层，并且，第二 PMOS器件的漏极与一次性可编程器件的选择线路SL导体相接触的界面布置了氮化硅层。根据本发明的另ー优选实施例，本发明还提供了一种采用了上述一次性可编程器件的集成电路。可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述掲示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对 以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.ー种一次性可编程器件,其特征在于包括第一 PMOS器件和右边的第二 PMOS器件；其中，第一 PMOS器件的栅极的第一侧壁多晶硅两侧的侧壁分别由从第一侧壁多晶硅依次向外布置的侧墙以及侧墙隔离层组成；其中，第二 PMOS器件的第二栅极多晶硅两侧的侧壁分别由从第二栅极多晶硅依次向外布置的第一侧墙隔离层、第一偏移侧墙、第二侧墙隔离层以及第ニ侧墙组成。
2.根据权利要求I所述的一次性可编程器件，其特征在于，第一PMOS器件的栅极的侧壁多晶硅、侧墙隔离层和侧墙上覆盖了硅化物阻挡层。
3.根据权利要求I或2所述的一次性可编程器件，其特征在于，第二PMOS器件的栅极多晶硅、第一侧墙隔离层、第一偏移侧墙、第二侧墙隔离层以及第ニ侧墙上没有覆盖硅化物阻挡层。
4.根据权利要求I或2所述的一次性可编程器件，其特征在于，所述第一PMOS器件的所述侧墙隔离层由氧化物构成；并且，所述第一 PMOS器件的所述侧墙由氮化物构成。
5.根据权利要求I或2所述的一次性可编程器件，其特征在于，所述第二PMOS器件的所述第一侧墙隔离层和所述第二侧墙隔离层由氧化物构成；所述第二 PMOS器件的所述第一偏移侧墙和所述第二侧墙由氮化物构成。
6.根据权利要求I或2所述的一次性可编程器件，其特征在于，所述硅化物阻挡层是一个氧化物层。
7.根据权利要求I或2所述的一次性可编程器件，其特征在于，第一PMOS器件的源极作为所述一次性可编程器件的位线，所述第二 PMOS器件的栅极作为所述一次性可编程器件的选择栅极，所述第二 PMOS器件的漏极作为所述一次性可编程器件的选择线路。
8.根据权利要求7所述的一次性可编程器件，其特征在于，所述一次性可编程器件的编程条件为在选择线路和衬底上施加OV电压，在位线和选择栅极上施加-5. 5V电压，并且，编程时米用120us的脉冲宽度。
9.根据权利要求7或8所述的一次性可编程器件，其特征在于，所述一次性可编程器件的读取条件为在选择线路和衬底上施加OV电压，在选择栅极上施加-I. 8V电压，在位线上施加-1.5V电压。
10.根据权利要求7或8所述的一次性可编程器件，其特征在干，所述第一PMOS器件的源极与所述一次性可编程器件的位线导体相接触的界面布置了氮化硅层，所述第二 PMOS器件的栅极与所述一次性可编程器件的选择栅极导体相接触的界面布置了氮化硅层，并且，所述第二 PMOS器件的漏极与所述一次性可编程器件的选择线路导体相接触的界面布置了氮化硅层。
11.一种采用了根据权利要求I至10之一所述的一次性可编程器件的集成电路。
全文摘要
本发明提供了一种一次性可编程器件以及集成电路。根据本发明的一次性可编程器件包括第一PMOS器件和右边的第二PMOS器件；其中，第一PMOS器件的栅极的第一侧壁多晶硅两侧的侧壁分别由从第一侧壁多晶硅依次向外布置的侧墙以及侧墙隔离层组成；其中，第二PMOS器件的第二栅极多晶硅两侧的侧壁分别由从第二栅极多晶硅依次向外布置的第一侧墙隔离层、第一偏移侧墙、第二侧墙隔离层以及第二侧墙组成。第一PMOS器件的栅极的侧壁多晶硅、侧墙隔离层和侧墙上覆盖了硅化物阻挡层。第二PMOS器件的栅极多晶硅、第一侧墙隔离层、第一偏移侧墙、第二侧墙隔离层以及第二侧墙上没有覆盖硅化物阻挡层。
文档编号H01L27/112GK102664183SQ201210169500
公开日2012年9月12日 申请日期2012年5月28日 优先权日2012年5月28日
发明者肖海波 申请人:上海华力微电子有限公司