专利名称：用于带并行写入的可调缓冲器大小设置方法和磁带驱动器的制作方法
技术领域：
本发明涉及带驱动器，更具体地说，涉及把数据写入磁带。
背景技术：
带驱动器，比如磁带驱动器的数据速率已充分增大并可能超过主机能够向磁带驱动器提供数据的速率。并入的^ 622申请通过利用多个换能器把来自至少两个主机的数据并行写入磁带而解决了该问题。
发明内容
提供了用于缓冲数据以便并行写入磁带的方法、磁带驱动器的控制器、磁带驱动器、和计算机程序产品。在一个实施例中，磁带驱动器包括:具有多组换能器的磁头；被配置成使磁带经过磁头的驱动机构；相对于两个不同主机的接口 ；被配置成缓冲数据的至少一个缓冲器；以及控制器。在磁带驱动器中，执行以下操作:在所述接口接收来自两个不同主机的数据；把接收的数据缓冲在与每个主机相关联的缓冲器的单独缓冲器空间内，并且按照与单独缓冲器空间相关联的主机的数据传输速率，可调地设置用于每个主机的单独缓冲器空间的大小；和利用磁头把数据从所述单独缓冲器空间并行写入磁带的单独分区。在再一个实施例中 ，缓冲器空间可调大小基于相应主机的预期相对数据传输速率。在另一个实施例中，预期相对数据传输速率是根据主机的在先实际输入数据传输速率来确定的。在另一个实施例中，预期相对数据传输速率是根据并行写操作的先前部分来确定的。在另一个实施例中，控制器在并行写入操作期间定期作出确定；并且作为所述确定的结果，进行可调大小设置。在另一个实施例中，控制器另外基于主机的命令的超时值，为缓冲和并行写入步骤进行命令错误恢复失败处理。为了更充分地理解本发明，应参考结合附图进行的以下详细说明。
图1是可实现本发明的具有磁带盒和磁带的例证磁带驱动器的局部剖视图；图2是主机系统和图1的磁带驱动器的方框图；图3是图1的磁带驱动器的缓冲器和数据流的示意图；图4是图1的磁带驱动器的缓冲器的示意图5是图1的磁带驱动器的缓冲器的示意图；图6是描述操作图1和2的系统的例证方法的流程图；图7是图1和2的系统的各种状态的示意图；以及图8是描述操作图1和2的系统的例证方法的流程图。
具体实施例方式参考附图，在下面的说明中，利用优选实施例说明了本发明，附图中，相同的附图标记代表相同或相似的元件。虽然利用实现本发明的目的的最佳方式说明了本发明，然而本领域的技术人员将理解，鉴于本教导，可以实现各种变化而不脱离本发明的精神或范围。图1图解说明了磁带驱动器10的例子，磁带驱动器10可包括把数据18写入细长的磁带11和从磁带11读取数据的磁带数据存储驱动器，磁带11可包含磁带数据存储介质。本领域的技术人员明白，也被称为磁带驱动器或带驱动器的磁带数据存储驱动器可以采取各种形式。图解说明的磁带驱动器10沿着在磁带的纵向上从磁带数据存储盒13中的供带卷盘12到接纳卷盘14的磁带路径移动磁带11。磁带驱动器的一个例子是IBM LTO(开放式线性磁带)磁带驱动器。磁带驱动器使磁带介质11沿着纵向方向移过读/写和伺服磁带头65。磁带头可由磁道跟踪伺服系统的致动器17支承和横向移动。磁带介质由导带轮50、51、52、53支承，同时，磁带介质被纵向移动。典型的磁带数据存储驱动器沿着正向和反向工作，以读取和写入数据。从而，磁带头65可包含沿正向工作的一组读写元件和沿反向工作的另一组读写元件，或者另一方面，可以在写入元件的两侧具有两组读取元件，以便允许相同的写入元件沿两个方向写入，同时，所述两组读取元件允许两个方向上的写后读取。参见图1和2，磁带驱动器10的控制器20操作驱动器，从而使磁带介质11移过读/写和伺服磁带头65，并控制伺服系统的操作以移动致动器17，从而利用磁道跟踪伺服系统以及由读/写和伺服磁带头65的伺服部分读取的可能存在于磁带介质上的伺服磁道，保持磁带头65的对齐，以补偿磁带介质的横向移动。控制器20另外为相对于磁带介质的正常数据写入和读取以及为对磁带介质的并行写入提供数据处理。如并入的'477申请指出的那样，多主机并行写入允许两个或者更多个主机同时把数据写入磁带，从而充分利用磁带驱动器的全部潜能。多主机并行写入允许两个或者更多个主机同时对单个磁带驱动器进行写入。在两个主机70和71的例子中，每个主机经由端口或接口 80和81提供它的命令和数据，并且按照本发明，控制器20把数据提供给缓冲器85。另外参见图3,读/写头65沿着磁带介质11追踪数据的“卷带(wrap) ”。磁带驱动器控制器20包含把每个主机的数据同时提供给专用的单独一组通道88、89的数据流逻辑87，所述通道88、89把写入数据提供给磁头65的写入元件的单独集合。磁头65的写入元件在卷带内写入数据的逻辑条带。在两个主机的例子中，两个条带从而构成一个卷带。对于对磁带的并行写入的例子，并入了' 477申请。在两个主机系统70、71的例子中，磁带11实质上被分成两半，每一半用于一个主机系统。例如，在具有16个数据通道88、89的驱动器中，8个通道可被专用于每个主机系统的数据。本发明解决了把可能以相同数据速率供给数据的主机或者不以相同数据速率供给数据的主机用于并行写入的问题。另外参见图4，缓冲器85可包含单个缓冲器或者若干缓冲器或缓冲段的分组。在接口 80、81接收来自两个不同主机70、71的数据，接收的数据被缓冲85在与每个主机相关联的缓冲器85的单独缓冲器空间或者分区90、91中。按照与单独缓冲器空间相关联的主机的数据传输速率，调整用于每个主机的单独缓冲器空间90、91的大小。利用磁头65把数据从单独缓冲器空间90、91并行写入磁带11的单独分区。在一个例子中，缓冲器85被填充数据，直到它满足每个空间或分区的目标水平。当两个主机都满足其目标水平时，数据被逐出并被写入磁带11，使得主机不必停止向驱动器发送数据。其目的是使吞吐量保持很高。一个主机能够以比另一个主机更快的速率向驱动器传送数据，这种效果在主机之间不断变化。因此，在下次传输时，控制器20根据数据传输速率来调整用于每个主机的缓冲器90、91的大小，给予较慢的主机较少的空间，而给予较快的主机更多的空间。例如在图
4中，该传输是控制器20预先对主机A 70或者主机B 71的数据速率没有任何认识的传输，因此缓冲器85被默认地平分。在图5中，根据先前的传输，主机A 70比主机B 71快得多，因此控制器20调整了缓冲器85，以给予主机A更多的空间(如分区95所示)，并给予主机B较少的空间(如分区96所示)，并且相应地调整目标水平。当开始数据传输并且两个主机都达到其新目标水平时，数据将被写入磁带。在图3中，数据流87控制并行写操作，并且如果缓冲器85的一个分区90、91变空，则数据流将继续把来自另一个缓冲器分区的数据写入磁带11的另一个分区中，流式传输直到新数据被提供给缓冲器的空分区。在空的缓冲器分区再次被填充时，控制器20将确定它是否能够在没有ERP (错误恢复过程)的情况下开始写入，或者它是否必须恢复到磁带上的某个点(进行ERP)。参见图4，为了便于缓冲器大小调整，缓冲器85可被排列成缓冲段。例如，可以设置6个缓冲段101、102、103、104、105和106。因此，例如，在最初按其中缓冲段101、102和103被分配给主机A，而缓冲段104、105和106被分配给主机B的大小相等的分区开始之后，主机B可能以比主机A稍快的速率提供数据，结果，在下次数据传输时，缓冲段103被改为分配给主机B。因此，分配给主机A的分区是缓冲段101和102，而分配给主机B的分区是缓冲段 103、104、105 和 106。缓冲器空间大小调整基于相应主机70、71的预期相对数据传输速率。在一个实施例中，预期相对数据传输速率是根据例如在相同主机的先前并行写操作期间所述主机的在先实际输入数据传输速率来确定的。在另一个实施例中，预期相对数据传输速率是根据并行写操作的先前部分来确定的。例如，在并行写操作期间，控制器定期作出确定；并在并行写操作被临时停止或暂停的点，例如，当一个主机停止发送数据，然后恢复发送数据时，作为所述确定的结果来进行可调大小设置。图6图解说明了并行写入110的处理的调整的例子。参见图2、3、4和6，在步骤112，控制器20确定主机系统是否是已知的主机配对。如果是，那么在步骤115，控制器根据该对主机的先前传输速率，为主机70和71设定缓冲器大小。如果该主机配对是新的配对，那么在步骤117，控制器把用于主机70和71的缓冲器大小设定为默认设置，例如对于每个主机来说大小相等。在步骤120，主机系统把数据传送给接口 80、81，然后传送给缓冲器85。当达到主机系统的目标水平时，控制器经由数据流87把数据提供给专用通道88、89以便并行写入磁带11。在步骤120中，控制器20确定主机70和71的数据传输速率。例如，控制器求规定时段内或者当前数据传输操作内的数据传输速率的平均值。在步骤122，控制器20确定主机的相对数据传输速率。在一个实施例中，在步骤125，控制器根据步骤120的主机传输速率来确定适当的带速。在一个例子中，带速是根据最快的数据传输速率来确定的，以确保主机不会过度填充缓冲器85，从而不得不停止数据传输。另一方面，根据最慢的主机数据传输速率来确定带速，以确保磁带不会被迫停止。在步骤130，控制器20根据步骤122的相对数据传输速率，确定主机系统70和71的适当大小设定。例如，步骤122的相对数据传输速率可能指示主机A 70比主机B 71快得多。结果，控制器20可确定缓冲器85的大小要被调整，以给予主机A更多空间(如图5的分区95所示)，而给予主机B较少空间(如分区96所示)，并相应地调整目标水平。参见图4和6，如果缓冲器85被排列成缓冲段，例如，6个缓冲段101、102、103、104、105和106，那么所述调整把缓冲段中的各个缓冲段分配给每一个主机系统。因此，例如，在最初按其中缓冲段101、102和103被分配给主机A，而缓冲段104、105和106被分配给主机B的大小相等的分区开始之后，主机B可能以比主机A稍快的速率提供数据，结果，在下次数据传输时，缓冲段103被改为分配给主机B。因此，分配给主机A的分区是缓冲段101和102，而分配给主机B的分区是缓冲段103、104、105和106。作为另一个例子，如果在步骤120和122的测量时段内，主机B以比主机A快得多的速率提供数据，那么在步骤130中，分配给主机A的分区将是缓冲段101，而分配给主机B的分区将是缓冲段102、103、104、105和106。作为另一个例子，如果在步骤120和122的测量时段内，主机A以比主机B稍快的速率提供数据，那么在步骤130中，分配给主机A的分区将是缓冲段101、102、103和104，而分配给主机B的分区将是缓冲段105和106。作为另一个例子，如果在步骤120和122的测量时段内，主机A以比主机B快得多的速率提供数据，那么分配给主机A的分区将是缓冲段101、102、103、104和105，而分配给主机B的分区将是缓冲段106。当适当地停止当前数据传输或者并行写入，然后重新开始时，在步骤135，控制器实现步骤125和130的调整。另一方面，可以在移动磁带的同时进行对带速的调整。图7中图解说明了主机系统相对于接口端口 80和81、缓冲器85和并行写通道88和89的分配的例子。参见图1、3、4和7，为了实现并行数据传输，主机协商必须向驱动器指出:所述主机希望使用并行写入方法。作为这种协商的一部分，驱动器将向主机系统标识哪个主机通道88或89被分配给每个发出请求的主机。当在与相应主机系统进行协商期间两个通道都已被分配时，驱动器将指示传输的开始。
因此，在步骤150，主机系统A 70与目标驱动器10协商并行使用并被分配端口080。在步骤152，驱动器10的控制器20确认该命令，向该主机指出它被分配并行通道88，并进入等待状态。在步骤160 (步骤160可以发生在步骤150之前、之后、或者与步骤150同时发时)，主机系统B 71与目标驱动器10协商并行使用，并被分配端口 181。在步骤162，驱动器10的控制器20确认该命令，向该主机指出它被分配并行通道89，并进入等待状态。在两个主机系统都被确认之后，在步骤170，磁带驱动器10开始并行操作，并且主机系统70、71利用相应的接口端口 80、81开始数据传输。参见图6，在一个实施例中，一旦为并行写操作开始数据传输，步骤120的确定数据传输速率的主要方法是在磁带长度的前四分之一期间测量两个连接的数据速率。在磁带操作的前四分之一期间，控制器将在步骤125中，以最小数据速率操作磁带驱动器，除非根据控制器的缓冲流管理确定数据速率能够被增大，所述缓冲流管理指示出现拖延来自两个主机系统的数据传输的Full条件。例如，在数据速率评估期内，能够进行4次数据速率调整，以便找出最有效的并行数据速率。并行数据速率由最慢的主机连接指示。此外，可以与标准写入纠错一起进行并行写入，如果纠错指示失败，则将开始纠错程序。参见图8，在并行写操作期间可能发生纠错程序(ERP)。此外，可以在停止来自主机之一的数据传输和重新开始时，关于纠错程序(ERP)的存在与否对系统进行检查。例如，如果一个缓冲器分区为空，那么控制器将继续在另一个分区上写入数据，流式传输直到数据被传送给另一个缓冲器分区。在另一个缓冲器正在传送数据的时候，控制器将确定它是否能够在没有ERP的情况下开始写入，或者它是否必须恢复到磁带上可利用ERP访问的某个点。如果它必须恢复到先前的位置，那么第一个缓冲器被拖延，直到两个传输能够同时继续。此外，ERP可以相对于并行写入的任一个分区发生。从主机系统发送给驱动器的所有命令都具有超时值。ERP被设计成在给定命令的超时值内起作用。在一个实施例中，控制器另外根据主机的各个命令的超时值，对缓冲和并行写步骤进行命令错误恢复失败处理。例如，并行数据写入将根据具有最短超时时段的命令的超时值来处理命令拖延，并且如果超时值不能被满足，那么将使操作失败。步骤180和181在并行命令处理内导致2主机写入，以及步骤185和186分别指来自主机A和来自主机B的数据命令。可以关于相关主机，进行分别在步骤185和步骤186开始的序列，或者可以同时进行这两个序列。讨论在步骤185开始的关于主机A、通道I的序列，步骤188代表主机是否知道关于其通道的ERP的确定。如果是，那么步骤189确定为了完成关于通道I的ERP要等待的时间。步骤190和191相同，出于举例说明的目的，被表示成单独的步骤。如果步骤188指出没有关于通道I的ERP，那么进入步骤190，而如果步骤188指出有关于通道I的ERP，那么进入步骤191。步骤190、191确定是否有关于通道2的ERP。如果是，那么步骤193确定为了完成关于通道2的ERP要等待的时间。步骤194组合为了完成两个ERP要等待的时间(如果两个ERP都有效的话)，或者供给ERP中的一个有效ERP的等待时间。步骤195比较来自步骤194的等待时间和关于主机A的命令的阈值。如果超时时间被超过，那么在步骤197，并行写操作失败。如果步骤195的超时时间未被超过，或者如果在步骤190指出没有关于任一通道的ERP，那么步骤198指出能够为主机A的命令提供确认。
类似地，讨论在步骤186开始的关于主机B、通道2的序列，步骤200代表主机是否知道关于其通道的ERP的确定。步骤201和202相同，出于举例说明的目的，被表示成单独的步骤。如果步骤200指出没有关于通道2的ERP，那么进入步骤201，而如果步骤200指出有关于通道2的ERP，那么进入步骤202。步骤201、202确定是否有关于通道I的ERP。步骤203和204是相同的步骤。如果步骤201、202指出有关于通道I的ERP，那么步骤203、204确定为了完成关于通道I的ERP要等待的时间。如果步骤200指出有关于当前通道2的ERP，那么步骤205确定为了完成关于通道2的ERP要等待的时间。步骤207组合为了完成两个ERP要等待的时间(如果两个ERP都有效的话)，或者供给ERP中的一个有效ERP的等待时间。步骤209比较来自步骤207的等待时间和关于主机B的命令的阈值。如果超时时间被超过，那么在步骤197，并行写操作失败。如果步骤209的超时时间未被超过，或者如果在步骤201指出没有关于任一个通道的ERP，那么步骤210指出能够为主机B的命令提供确认。因此，如果在任一个通道或者两个通道都存在ERP，那么超时198或209中的最短者确定步骤197中的并行写操作的失败。参见图1和2，本领域的普通技术人员会理解这里公开的本发明的实施例，包括操作图1的磁带驱动器10的计算机实现的控制器20，并且其中提供的功能可被体现为系统、方法或计算机程序产品。因此，本公开可以具体实现为以下形式，即:可以是完全的硬件、也可以是完全的软件(包括固件、驻留软件、微代码等)，还可以是硬件和软件结合的形式，本文一般称为“电路”、“模块”或“系统”。此外，在一些实施例中，本发明还可以实现为在一个或多个计算机可读介质中的计算机程序产品的形式，该计算机可读介质中包含计算机可读的程序代码。可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是一但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPR0M或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括一但不限于一无线、电线、光缆、RF等等，或者上述的任意合适的组合。可以以一种或多种程序设计语言或其组合来编写用于执行本发明操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言一诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言一诸如”C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个单独的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络一包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
上面参照本发明实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本发明。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机程序指令实现。这些计算机程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器，从而生产出一种机器，这些计算机程序指令通过计算机或其它可编程数据处理装置执行，产生了实现流程图和/或框图中的方框中规定的功能/操作的装置。也可以把这些计算机程序指令存储在能使得计算机或其它可编程数据处理装置以特定方式工作的计算机可读介质中，这样，存储在计算机可读介质中的指令就产生出一个包括实现流程图和/或框图中的方框中规定的功能/操作的指令装置(instructionmeans)的制造品(manufacture)。也可以把计算机程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机或其它可编程装置上执行的指令能够提供实现流程图和/或框图中的方框中规定的功能/操作的过程。本领域的技术人员会明白，可以对上面说明的方法作出各种改变，包括改变步骤的排序。此外，本领域的技术人员会明白可以采用和这里举例说明的具体组件布置不同的具体组件布置。虽然详细说明了本发明的优选实施例，不过显然本领域的技术人员会想到对这些实施例的各种改变和修改，而不脱离在以下权利要求中陈述的本发明的范围。
权利要求
1.一种用于处理数据以便并行写入磁带的方法，包括: 接收来自两个不同主机的数据； 把所述接收的数据缓冲在用于每个所述主机的单独缓冲器空间内，按照与所述单独缓冲器空间相关联的所述主机的数据传输速率，可调地设置所述单独缓冲器空间的大小；和把数据从所述单独缓冲器空间并行写入所述磁带的单独分区。
2.按照权利要求1所述的方法，其中，所述缓冲器空间可调大小基于相应所述主机的预期相对数据传输速率。
3.按照权利要求2所述的方法，其中，所述预期相对数据传输速率是根据所述主机的在先实际输入数据传输速率来确定的。
4.按照权利要求3所述的方法，其中，所述预期相对数据传输速率是根据所述并行写操作的先前部分来确定的。
5.按照权利要求4所述的方法，其中，在所述并行写操作期间定期作出所述确定；并且作为所述确定的结果，进行所述可调大小设置。
6.按照权利要求1所述的方法，另外包括步骤:根据所述主机的命令的超时值，对所述缓冲和并行写步骤进行命令错误恢复失败处理。
7.一种用于磁带驱动器的控制器，所述磁带驱动器包括:具有多组换能器的磁头；配置成使磁带经过所述磁头的驱动机构；相对于两个不同主机的接口 ；配置成缓冲数据的至少一个缓冲器； 所述控制器被配置成: 接收来自两个不同主机的数据； 把所述接收的数据缓冲在与每个所述主机相关联的所述至少一个缓冲器的单独缓冲器空间内，并按照与所述单独缓冲器空间相关联的所述主机的数据传输速率，可调地设置用于每个所述主机的所述单独缓冲器空间的大小；和 利用所述磁头把数据从所述单独缓冲器空间并行写入所述磁带的单独分区。
8.按照权利要求7所述的控制器，其中，所述缓冲器空间可调大小基于相应所述主机的预期相对数据传输速率。
9.按照权利要求8所述的控制器，其中，所述预期相对数据传输速率是根据所述主机的在先实际输入数据传输速率来确定的。
10.按照权利要求9所述的控制器，其中，所述预期相对数据传输速率是根据所述并行写操作的先前部分来确定的。
11.按照权利要求10所述的控制器，其中，所述控制器在所述并行写操作期间定期作出所述确定；并且作为所述确定的结果，进行所述可调大小设置。
12.按照权利要求9所述的控制器，其中，所述控制器另外根据所述主机的命令的超时值，对所述缓冲和并行写入进行命令错误恢复失败处理。
13.一种磁带驱动器，包括: 具有多组换能器的磁头； 被配置成使磁带经过所述磁头的驱动机构； 相对于两个不同主机的接口； 被配置成缓冲数据的至少一个缓冲器；和控制器，所述控制器被配置成: 在所述接口接收来自两个不同主机的数据； 把所述接收的数据缓冲在与每个所述主机相关联的所述至少一个缓冲器的单独缓冲器空间内，并且按照与所述单独缓冲器空间相关联的所述主机的数据传输速率，可调地设置用于每个所述主机的所述单独缓冲器空间的大小；和 利用所述磁头把数据从所述单独缓冲器空间并行写入所述磁带的单独分区。
14.按照权利要求13所述的磁带驱动器，其中，所述缓冲器空间可调大小基于相应所述主机的预期相对数据传输速率。
15.按照权利要求14所述的磁带驱动器，其中，所述预期相对数据传输速率是根据所述主机的在先实际输入数据传输速率来确定的。
16.按照权利要求15所述的磁带驱动器，其中，所述预期相对数据传输速率是根据所述并行写操作的先前部分来确定的。
17.按照权利要求16所述的磁带驱动器，其中，所述控制器在所述并行写操作期间定期作出所述确定；并且作为所述确定的结果，进行所述可调大小设置。
18.按照权利要求15所述的磁带驱动器，其中，所述控制器另外根据所述主机的命令的超时值，对所 述缓冲和并行写入进行命令错误恢复失败处理。
全文摘要
用于带并行写入的可调缓冲器大小设置方法和磁带驱动器。数据被缓冲以便并行写入磁带。对于包括具有多组换能器的磁头；被配置成使磁带经过磁头的驱动机构；相对于两个不同主机的接口；被配置成缓冲数据的至少一个缓冲器；和控制器的磁带驱动器来说，所述缓冲包括在所述接口接收来自两个不同主机的数据；把接收的数据缓冲在与每个主机相关联的缓冲器的单独缓冲器空间内，并按照与单独缓冲器空间相关联的主机的数据传输速率，可调地设置用于每个主机的单独缓冲器空间的大小；以及利用磁头把数据从单独缓冲器空间并行写入磁带的单独分区。
文档编号G06F3/06GK103197895SQ20131000065
公开日2013年7月10日 申请日期2013年1月4日 优先权日2012年1月5日
发明者S·O·布卢姆, F·C·嘉戈巴 申请人:国际商业机器公司