一种总线数据录取系统的制作方法
【专利摘要】本实用新型公开了一种录取总线数据的系统，涉及数字式时分制指令/响应型多路传输数据总线接口、通讯、信号采集处理和FPGA逻辑操作领域。所述系统包括通信接收器、AD采集器、数据转换器、触发信号检测器、数据录取器。应用该系统进行信号录取时，当外部输入的触发信号的触发类型为双速率触发录取时，数据抽取和过滤模块交替采用高速/低速录取速率录取电压数据，获得录取数据。本实用新型所述系统可根据配置自动提取并存储有用信息，有效的完成有用总线数据的录取。
【专利说明】 一种总线数据录取系统
【技术领域】
[0001]本实用新型涉及电子信息领域，尤其涉及数字式时分制指令/响应型多路传输数据总线接口、通讯、信号采集处理和FPGA逻辑操作领域。
【背景技术】
[0002]数字式时分制指令/响应型多路传输数据总线是一种军用标准总线，被用来作为在不同的系统间提供数据交换的媒介，其特点是具有分布处理、集中控制和实时响应，包括防错容错功能、系统监控及系统恢复功能等可靠性机制。
[0003]在高可靠性、高稳定性设备的研发过程中，通常需要对设备采用的总线的性能参数进行评估，对总线的故障进行定位。传统的总线性能参数评估及故障定位时采用的录取方法，是对信号进行不加区分地采集存储。这种方法能够保留采集到的所有信息，信号失真小。不过传统录取方法也存在一些缺陷:(一)需要存储的数据量大，对数据存储设备的要求较高；(二)录取的数据没有经过过滤，包含大量的无用信息，在分析处理时需要花费额外的精力提取有用彳目息。
实用新型内容
[0004]本实用新型所要解决的技术问题在于，提供一种总线数据录取系统，可根据配置自动提取并存储有用信息，有效的完成对总线有用信号的采集，克服存储的数据量大、录取的数据包含大量的无用信息的缺陷。
[0005]为了解决上述问题，本实用新型提出了一种总线数据录取系统，所述系统包括通信接收器、AD采集器、数据转换器、触发信号检测器、数据录取器，
[0006]所述通信接收器设置有总线数据的触发信号输入端，与触发信号的输出端相连，所述通信接收器设置有控制信号控制输出端；所述AD采集器设置有控制信号输入端，与所述控制信号的输出端相连；所述触发信号检测器设置有触发信号输入端，与触发信号的输出端相连；
[0007]所述通信接收器用于接收外部输入的触发信号；
[0008]所述AD采集器用于将当前的总线数据进行采集并转换为数字信号；
[0009]所述数据转换器用于将AD采集器转换得到的数字信号转变成电压数据；
[0010]所述触发信号检测器用于根据触发信号的触发类型，生成录取速率判断结果；
[0011]所述数据录取器用于根据所述录取速率判断结果，对所述电压数据进行录取。
[0012]进一步地，所述数据录取器采用双速率触发录取或者高速率触发录取对所述电压数据进行录取。
[0013]进一步地，所述数据录取器对所述电压数据采用双速率触发录取方式进行录取，所述双速率触发录取的触发条件为总线有传输活动触发、总线消息内容触发、总线消息异常触发或总线电气参数异常触发中的一个或几个共同触发。
[0014]进一步地，所述数据录取器对所述电压数据采用双速率触发录取时，采用高速率、低速率混合的录取方式进行录取。
[0015]进一步地，还包括数据压缩器和数据存储器，所述数据录取器的输出端与所述数据压缩器的输入端相连，所述数据压缩器的输出端与所述数据存储器的输入端相连，所述的数据压缩器用于将数据录取器输出的录取数据进行压缩；所述数据存储器用于存储所述数据压缩器压缩后的录取数据。
[0016]进一步地，还包括数据缓存器，所述的数据缓存器接收所述录取数据并对所述录取数据进行缓存。
[0017]进一步地，所述双速录触发录取中的高速录取速率的获取方式为:从原始采样数据中每η个采样中抽取I个作为高速录取数据，根据高速录取速率=原始采样速率/n确定高速录取速率，其中，η为正整数；
[0018]所述双速录触发录取中的所述低速录取速率的获取方式为:从低速原始采样数据中每m个采样中抽取I个作为低速录取数据，根据低速录取速率=原始采样速率/m确定低速录取速率，其中，m为大于η的正整数。
[0019]进一步地，所述原始采样速率为200兆次/秒，所述η的取值范围为I到10，所述m的取值范围为2到200。
[0020]本实用新型能够有效地完成对总线有用总线数据地采集，并能够自动筛选出需要的内容，最后将需要的有用信息进行存储。由于对总线数据进行了筛选，无用信息被有效的过滤，因此存储数据量小，对数据存储设备的要求低；而且由于过滤了无用信息，节省了对数据信息分析处理所额外花费的精力。
【专利附图】
【附图说明】
[0021]图1是本实用新型所述系统的一种结构框图；
[0022]图2是本实用新型所述系统的领一种结构框图；
[0023]图3是本实用新型中实现总线数据录取的流程示意图。
【具体实施方式】
[0024]为使本实用新型的目的、技术方案和优点更加清楚，以下结合附图1、图2及图3对本实用新型的【具体实施方式】作进一步地详细说明。
[0025]针对传统的总线录取方法中，对信号进行不加区分地采集存储而导致需要存储的数据量大、对数据存储设备的要求较高、录取的数据未经过过滤、包含大量的无用信息、在分析处理时需要花费额外的精力的情况，本实施方式提供一种总线数据录取系统及方法，用于有效的完成对总线数据的录取。
[0026]如图1、图2所示，本实施方式所述的一种总线数据录取系统中，包括通信接收器、AD采集器、数据转换器、触发信号检测器、数据录取器，
[0027]所述系统包括通信接收器、AD采集器、数据转换器、触发信号检测器、数据录取器，
[0028]所述通信接收器设置有总线数据的触发信号输入端，与触发信号的输出端相连，所述通信接收器设置有控制信号控制输出端；所述AD采集器设置有控制信号输入端，与所述控制信号的输出端相连；所述触发信号检测器设置有触发信号输入端，与触发信号的输出端相连；[0029]所述通信接收器用于接收外部输入的触发信号；
[0030]所述AD采集器用于将当前的总线数据进行采集并转换为数字信号；
[0031]所述数据转换器用于将AD采集器转换得到的数字信号转变成电压数据；
[0032]所述触发信号检测器用于根据触发信号的触发类型，生成录取速率判断结果；
[0033]所述数据录取器用于根据所述录取速率判断结果，对所述电压数据进行录取。
[0034]所述数据录取器采用双速率触发录取或者高速率触发录取对所述电压数据进行录取。
[0035]优选地，所述数据录取器对所述电压数据采用双速率触发录取方式进行录取，所述双速率触发录取的触发条件为总线有传输活动触发、总线消息内容触发、总线消息异常触发或总线电气参数异常触发中的一个或几个共同触发。
[0036]优选地，所述数据录取器对所述电压数据采用双速率触发录取时，采用高速率、低速率混合的录取方式进行录取。
[0037]优选地，还包括数据压缩器和数据存储器，所述的数据压缩器用于将数据录取器输出的录取数据进行压缩；
[0038]所述数据存储器用于存储所述数据压缩器压缩后的录取数据。
[0039]优选地，还包括数据缓存器，所述的数据缓存器接收所述录取数据并对所述录取数据进行缓存。
[0040]FPGA (Field Programmable Gate Array)是一种微电子领域被广泛使用的可编程逻辑器件，作为专用集成电路(ASIC)的一种半定制电路，它即解决了定制电路的不足，又克服了原有可编程器件门电路数目有限的缺点。随着半导体工艺的进步，FPGA的成本不断降低，性能也有了显著提升。本实施方式中使用FPGA逻辑实现外部电路操作，使用上位机完成录取参数的配置、启动/停止录取命令控制等工作，配合实现总线故障排查、参数计算等工作。
[0041]本实用新型实施方式中，所述AD采集器由FPGA驱动外部高速ADC对数字式时分制指令/响应型多路传输数据总线上的电压进行AD转换，并通过高速接口将AD转换的结果传输到FPGA内部进行处理。AD转换在启动后一直进行，按照固定采样速率(200兆次/秒)持续不断地产生AD转换结果。
[0042]本实施方式中，所述数据转换器的实现过程为:FPGA主要是通过一次函数y=kx+b计算，将从AD转换器传递来的数字信号变成电压数据，电压数据用15bits数据存储，存储格式为二进制补码，单位为mV。电压范围为:-16.384V?16.483V，对于超出正负极值的数据，分别按照正负极值进行存储。
[0043]如图3所示，本实用新型的实现过程如下:
[0044]接收外部输入的触发信号；
[0045]对当前的总线数据进行采集并转换成数字信号，对所述数字信号进行数据转换，获得电压数据；
[0046]根据触发信号的触发类型，生成录取速率判断结果，根据所述录取速率判断结果，对所述电压数据进行录取。
[0047]根据所述录取速率判断结果，对所述电压数据进行录取时，采用双速率触发录取方式或者高速率触发录取方式进行录取。[0048]采用双速率触发录取方式对所述电压数据进行录取时，所述双速率触发录取的触发条件为总线有传输活动触发、总线消息内容触发、总线消息异常触发或总线电气参数异常触发中的一个或几个共同触发。
[0049]所述双速率触发录取方式包括高速率和低速率录取。
[0050]所述双速录触发录取中的高速录取速率的获取方式为:从原始采样数据中每η个采样中抽取I个作为高速录取数据，即:高速录取速率=原始采样速率/η，其中，η为正整数；
[0051]所述双速录触发录取中的所述低速录取速率的获取方式为:从低速原始采样数据中每m个采样中抽取I个作为低速录取数据，即:低速录取速率=原始采样速率/m，其中，m为大于η的正整数。
[0052]当接收到停止命令后，对于已完成录取但尚未完成打包的电压数据，继续进行打包，直到所有录取数据打包完成或者存储区存满为止。
[0053]双速率触发录取是预先配置完成的，工作状态下无需触发。在双速率触发录取条件下，未触发时进行低速录取，触发后进行高速录取，在高速录取完成后重新进行低速录取。
[0054]本实施方式对所有采用高速或低速录取率的数据进行数据打包和存储。在数据存储前，为进一步降低存储的数据量，可以对存储的数据进行压缩。对于压缩后的数据，在应用时需要进行解压缩操作。
[0055]本实施方式能够按照需要进行总线数据的录取，在录取完成后，可以对录取的数据进行事后分析处理，能够有效地完成总线的性能参数计算，并能协助进行故障定位。
[0056]本实施方式所述的方法，能够有效地完成对总线有用总线数据地采集，并能够自动筛选出需要的内容，最后将需要的有用信息进行存储。由于对总线数据进行了筛选，无用信息被有效的过滤，因此存储数据量小，对数据存储设备的要求低；而且由于过滤了无用信息，节省了对数据信息分析处理所额外花费的精力。
[0057]以上所述仅为本实用新型的实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的权利要求范围之内。
【权利要求】
1.一种总线数据录取系统，其特征在于，所述系统包括通信接收器、AD采集器、数据转换器、触发信号检测器、数据录取器， 所述通信接收器设置有总线数据的触发信号输入端，与触发信号的输出端相连，所述通信接收器设置有控制信号控制输出端；所述AD采集器设置有控制信号输入端，与所述控制信号的输出端相连；所述触发信号检测器设置有触发信号输入端，与触发信号的输出端相连； 所述通信接收器用于接收外部输入的触发信号； 所述AD采集器用于将当前的总线数据进行采集并转换为数字信号； 所述数据转换器用于将AD采集器转换得到的数字信号转变成电压数据； 所述触发信号检测器用于根据触发信号的触发类型，生成录取速率判断结果； 所述数据录取器用于根据所述录取速率判断结果，对所述电压数据进行录取。
2.根据权利要求1所述的系统，其特征在于，所述数据录取器采用双速率触发录取或者高速率触发录取对所述电压数据进行录取。
3.根据权利要求1所述的系统，其特征在于:还包括数据压缩器和数据存储器，所述数据录取器的输出端与所述数据压缩器的输入端相连，所述数据压缩器的输出端与所述数据存储器的输入端相连，所述的数据压缩器用于将数据录取器输出的录取数据进行压缩；所述数据存储器用于存储所述数据压缩器压缩后的录取数据。
4.根据权利要求1所述的系统，其特征在于: 还包括数据缓存器，所述的数据缓存器接收所述录取数据并对所述录取数据进行缓存。
【文档编号】G06F17/40GK203520394SQ201320403846
【公开日】2014年4月2日 申请日期:2013年7月8日 优先权日:2013年7月8日
【发明者】付景志, 彭时涛, 宋钱骞 申请人:北京旋极信息技术股份有限公司