一种基于fpga的图像数据采集存储系统的制作方法
【专利摘要】本发明提供了一种基于FPGA的图像数据采集存储系统，包括系统主控模块，存储模块和电源管理模块；系统主控模块解析任务管理机指令，根据指令控制采集CMOS相机数据和IMU数据，通过LVDS模块向存储模块传输融合后的数据；存储模块通过LVDS模块接收系统控制模块传输的数据，并将其写入NAND?FLASH阵列进行存储；电源管理模块负责给系统各模块提供稳定的直流电源；选用FPGA作为控制板的主控制器，每个存储板也选用FPGA作为存储控制器，每个存储板设置有独立的存储控制器对存储板读写及通信进行控制，单个存储板设计完全相同，系统总容量取决于存储板数量，可以无限扩容无容量上限，满足各种大容量应用需求。
【专利说明】-种基于FPGA的图像数据采集存储系统
【技术领域】
[0001] 本发明属于图像处理【技术领域】，涉及一种图像数据采集存储装置，特别涉及一种 基于FPGA的图像数据采集存储系统。
【背景技术】
[0002] 目前，图像采集存储系统作为一种常规的外界场景信息获取手段，已经在军事及 民用的各个领域得到了非常广泛的应用。图像采集存储系统由图像采集和存储两部分组 成：采集系统通常选用相机作为采集设备，在采集控制系统的控制下，对外界场景进行实时 采集；存储系统通常采用NAND FLASH作为存储媒介，进行大容量数据的存储。
[0003] 下面详细列出现有图像采集存储系统的主要缺点：
[0004] 1)系统容量较小或者有理论上限，无法满足长时间存储数据的要求；
[0005] 2)系统实时带宽较低，无法满足实时高带宽数据的采集与存储；
[0006] 3)系统尺寸较大，重量较大，不便于一些特殊场合的应用。
【发明内容】
[0007] 本发明的目的在于克服现有技术缺陷，提供一种基于FPGA的图像数据采集存储 系统，提高系统存储容量满足长时间存储数据的要求。
[0008] 为达到上述目的，本发明采用的技术方案是：
[0009] -种基于FPGA的图像数据采集存储系统，由系统主控模块、存储模块和电源管理 模块组成；系统主控模块由MCU模块、FPGA主控制器和USB模块组成，MCU模块用于接收并 解析任务管理机发送的指令，将解析后的指令数据通过EMIF接口发送至FPGA主控制器， 同时接收FPGA主控制器发送的系统状态信息并将其发送至任务管理机；FPGA主控制器接 收MCU发送的指令数据，根据不同指令数据，执行不同操作，包括采集CMOS及IMU数据、通 过LVDS接口读写存储模块、控制USB模块向上位机传输数据等；USB模块用于将FPGA主控 制器回读存储模块后的数据传输至上位机；电源管理模块为系统各模块提供稳定的直流电 源；存储模块包括若干个相同的存储板，单个存储板由FPGA控制器、FLASH存储阵列和容量 管理模块组成；FPGA控制器控制其与系统主控模块或前后级存储板的高带宽数据通信、控 制FLASH存储阵列的读写操作；FLASH存储阵列在FPGA控制器的控制下存储前级发送的数 据；容量管理模块配合FPGA控制器完成单个存储板存储阵列的容量管理；系统主控模块的 FPGA主控制器与存储模块各存储板FPGA控制器串联连接，系统主控模块的MCU模块与存储 模块各存储板容量管理模块连接。
[0010] 所述存储模块各存储板之间数据传输采用LVDS传输方式，传输带宽为200MB/S。
[0011] 所述存储模块中单个存储板包括1〇片FLASH芯片，单个存储板容量320GB。
[0012] 所述各存储板级联方式为垂直板对板接口连接方式，存储装置整体尺寸为 12cmxl2cmxl8cm〇
[0013] 本发明与现有技术相比具有如下优点：
[0014] 首先，选用FPGA作为控制板的主控制器，存储模每个存储板也选用FPGA作为存储 控制器，系统主控模块的FPGA主控制器与存储模块各存储板FPGA控制器串联连接，每个存 储板设置有独立的存储控制器对存储板读写及通信进行控制，各存储板相互独立，单个存 储板设计完全相同，系统总容量取决于存储板数量，可以无限扩容无容量上限，满足各种大 容量应用需求。
[0015] 进一步，存储模块各存储板之间数据传输采用LVDS传输方式，传输带宽达到 200MB/S，解决现有存储系统传输带宽低，无法满足高带宽数据采集和存储的需要。
[0016] 进一步，各存储板级联方式为垂直板对板接口连接方式，存储装置整体尺寸为 12cmxl2cmxl8cm，存储系统外形尺寸小、重量轻，系统功耗小，适用于机载航拍等特殊场合； 而且存储芯片选择32GB NAND FLASH，单个存储板包含10片FLASH芯片，实现单板320GB的 海量存储。
【专利附图】
【附图说明】
[0017] 图1为本发明的系统结构示意图；
[0018] 图2为本发明的系统物理结构图；
[0019] 图3为本发明的系统工作状态图；
[0020] 图4为本发明系统主控模块硬件结构图；
[0021] 图5为本发明系统主控模块的逻辑设计图。
【具体实施方式】
[0022] 下面结合附图对本发明做进一步说明。
[0023] 如图1所示，本发明基于FPGA的图像数据采集存储系统，由系统主控模块、存储模 块和电源管理模块组成：
[0024] 如图4所示，系统主控模块由MCU模块、FPGA主控制器、USB模块组成。MCU模块 接收并解析任务管理机发送的指令，将解析后的指令数据通过EMIF接口发送至FPGA主控 制器，同时接收FPGA主控制器发送的系统状态信息并将其发送至任务管理机；FPGA主控制 器接收MCU模块发送的指令数据，根据不同的指令数据，执行不同的操作，包括采集CMOS及 MU数据、通过LVDS接口读写存储模块、控制USB模块向上位机传输数据等；USB模块用于 将FPGA主控制器回读存储模块后的数据传输至上位机。
[0025] 电源管理模块为系统各模块提供稳定的直流电源。
[0026] 存储模块包括若干个完全相同的存储板，可根据实际存储量决定选用存储板的数 量。单个存储板由FPGA控制器、FLASH存储阵列和容量管理模块组成。FPGA控制器控制 其与系统主控模块或前后级存储板的高带宽数据通信、控制FLASH存储阵列的读写操作； FLASH存储阵列在FPGA控制器的控制下存储前级发送的数据；容量管理模块配合FPGA控 制器实现单个存储板存储阵列的容量管理。
[0027] 上述系统主控模块MCU模块选用C8051F021芯片，FPGA主控制器选用EP3C16F484 芯片，USB模块选用CY7C68013A芯片；
[0028] 上述存储模块中的存储板选用NAND FLASH采用MT29F256G08芯片，每个存储板包 括10片NAND FLASH芯片，单板容量高达320GB，存储模块选用6块板，总容量高达1. 87TB ;
[0029] 上述存储模块各存储板之间数据传输采用LVDS传输方式，系统带宽高达200MB/ s ；
[0030] 如图2所示，各数据存储板级联方式为垂直板对板接口连接方式，两端为系统面 板，垂直设置的各数据存储板和系统主板，接口板和电源板，排列整齐，插拔方便快捷，系统 整体尺寸为12cmxl2cmxl8cm ;
[0031] 如图3所示，本发明基于FPGA的图像数据采集存储系统的系统工作流程如下：
[0032] 1)系统上电后，各模块进行系统初始化，系统主控模块通过自检确认当前各模块 状状态；
[0033] 2)系统自检完毕后进入收藏状态，等待任务管理机指令；
[0034] 3)任务管理机向系统发送准备指令，并发送CMOS和MU的配置参数，FPGA主控制 器接收到指令和数据后对CMOS和IMU进行配置，配置结束后系统进入准备状态；
[0035] 4)任务管理机根据实际拍摄需要，向系统发送拍照指令，系统主控模块控制CMOS 和IMU，采集数据，并将CMOS的图像数据和IMU的数据进行拼帧融合打包，最后将打包后的 数据通过LVDS模块传输至存储模块，在存储模块FPGA控制器的控制下，将数据写入FLASH 阵列进行存储；
[0036] 5)在拍照过程中，任务管理机根据实际需要调整拍摄参数，先向系统发送停拍指 令，系统进入停拍状态；
[0037] 6)然后发送需要调整的配置数据，系统进入调整状态；
[0038] 7)系统在调整状态根据接收到的配置参数重新配置CMOS，配置完毕后自动进入 拍照状态进行拍照；
[0039] 8)根据实际需求重复步骤4)至7)，实现数据的采集和存储；
[0040] 9)数据采集结束，任务管理机向系统发送关机指令，系统关机，数据采集存储结 束。
[0041] 10)系统取回本地数据，上电初始化并由系统主控板确认各存储板存储状态；
[0042] 11)系统管理机或系统读取设备向系统发送读取指令，系统主控模块控制存储系 统读取FLASH中的数据，并通过USB模块将数据传输至上位机。
[0043] 如图5所示，系统主控模块FPGA逻辑设计主要包含系统时钟复位模块、单片机指 令解析模块、系统顶层状态机模块、相机通信模块、贯导通信模块、数据缓存模块、USB通信 模块、存储板通信模块和接口模块组成。时钟复位模块为各模块提供时钟和复位信号；单片 机指令解析模块接收并解析MCU传送的指令，并将解析结果传送给系统顶层状态机模块； 系统顶层状态机模块根据接收到的解析指令，管理系统各状态之间的跳转，同时将当前状 态传送给各功能模块；各功能模块，包括相机通信模块、贯导通信模块、数据缓存模块、USB 通信模块和存储板通信模块，根据系统当前状态独立控制相机、贯导、缓存芯片、USB及存储 板驱动模块，保证其通信正常；接口模块负责管理FPGA与所有外设的接口。
[0044] 以上所述，仅是本发明的较佳实施案例而已，并非对本发明做任何形式上的限制， 虽然本发明已以较佳实施方法揭露如上，然而并非用以限定本发明，任何熟悉本专业的技 术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许 的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发 明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，仍属于本发明技术方 案的范围内。
【权利要求】
1. 一种基于FPGA的图像数据采集存储系统，其特征在于：由系统主控模块、存储模块 和电源管理模块组成； 系统主控模块由Μ⑶模块、FPGA主控制器和USB模块组成，MCU模块用于接收并解析任 务管理机发送的指令，将解析后的指令数据通过EMIF接口发送至FPGA主控制器，同时接收 FPGA主控制器发送的系统状态信息并将其发送至任务管理机；FPGA主控制器接收MCU发送 的指令数据，根据不同指令数据，执行不同操作，包括采集CMOS及IMU数据、通过LVDS接口 读写存储模块、控制USB模块向上位机传输数据等；USB模块用于将FPGA主控制器回读存 储模块后的数据传输至上位机； 电源管理模块为系统各模块提供稳定的直流电源； 存储模块包括若干个相同的存储板，单个存储板由FPGA控制器、FLASH存储阵列和容 量管理模块组成；FPGA控制器控制其与系统主控模块或前后级存储板的高带宽数据通信、 控制FLASH存储阵列的读写操作；FLASH存储阵列在FPGA控制器的控制下存储前级发送的 数据；容量管理模块配合FPGA控制器完成单个存储板存储阵列的容量管理； 系统主控模块的FPGA主控制器与存储模块各存储板FPGA控制器串联连接，系统主控 模块的MCU模块与存储模块各存储板容量管理模块连接。
2. 根据权利要求1所述的基于FPGA的图像数据采集存储系统，其特征在于：所述存储 模块各存储板之间数据传输采用LVDS传输方式，传输带宽为200MB/S。
3. 根据权利要求1所述的基于FPGA的图像数据采集存储系统，其特征在于：所述存储 模块中单个存储板包括10片FLASH芯片，单个存储板容量320GB。
4. 根据权利要求1所述的基于FPGA的图像数据采集存储系统，其特征在于：所述各存 储板级联方式为垂直板对板接口连接方式，存储装置整体尺寸为12cm X12CmX18cm。
【文档编号】G06F13/16GK104102601SQ201410338712
【公开日】2014年10月15日 申请日期:2014年7月16日 优先权日:2014年7月16日
【发明者】何国经, 栗旭光, 谢世雄, 肖佳, 白鑫鹏 申请人:西安电子科技大学