一种MIPI接口物理层结构的制作方法

本发明涉及一种平板显示技术领域，尤其涉及一种MIPI接口物理层结构。

背景技术：

MIPI(Mobile Industry Processor Interface)是2003年由ARM、Nokia、ST、TI等公司成立的一个联盟，目的是把移动终端内部的接口如摄像头、显示屏接口、射频/基带接口等标准化，从而减少移动终端设计的复杂程度和增加设计灵活性。MIPI联盟下面有不同的WorkGroup，分别定义了一系列的手机内部接口标准，比如摄像头接口CSI、显示接口DSI、射频接口DigRF、麦克风/喇叭接口SLIMbus等。统一接口标准的好处是移动终端厂商根据需要可以从市面上灵活选择不同的芯片和模组，在移动终端技术中更加快捷方便更改设计和功能。MIPI–PHY物理层链路中，采用1对源同步的时钟和1～4对差分数据线来进行数据传输。数据传输采用DDR方式，即在时钟的上下边沿都有数据传输。同时1～4对差分数据传输模块垂直方向排布于半导体衬底上，时钟模块与数据传输模块同列，但是其排线过程中，数据传输信号线与时钟模块信号线之间的差距较大，进而导致时钟模块无法准确采集数据传输模块的数据传输频率，导致数据传输模块与时间模块之间出现失配现象，同时信号线之间相互绝缘，也因此易产生寄生电容。

技术实现要素：

针对现有技术的不足，本发明旨在提供一种减少传输误差及寄生 电容的MIPI接口物理层结构。将时钟通信模块与第一数据通信模块相邻而设，使得时钟通信模块能够准确采集第一数据通信模块的数据传输频率，避免外部时钟电路与外部数据电路之间出现失配现象，减少因工艺偏差而引起的时延误差。同时也有益于降低物理信号线之间的寄生电容。

本发明的技术方案是，

一种MIPI接口物理层结构，其中，包括：

半导体衬底，包括器件区和外围电路区，且于所述外围电路区的所述半导体衬底上设置有发送数据信号和时钟信号的外围电路；

第一数据通信模块，设置于所述器件区的所述半导体衬底上；

时钟通信模块，用于传输所述外围电路发送的所述时钟信号，且所述时钟通信模块临近所述第一数据通信模块设置于所述器件区的所述半导体衬底上，以缩小所述数据信号与所述时钟信号之间的传输时延差；以及

采样模块，设置于所述器件区的所述半导体衬底上，且所述采样模块根据所述时钟信号对所述外围电路发送的数据信号进行采样，并通过所述第一数据通信模块对采样数据信号进行传输。

优选地，上述的MIPI接口物理层结构，其中，所述第一数据通信模块根据MIPI协议控制命令进行所述采样数据信号的传输。

优选地，上述的MIPI接口物理层结构，其中，还包括第二数据 通信模块、第三数据通信模块、第四数据通信模块；所述第二数据通信模块、所述第三数据通信模块、所述第四数据通信模块设置于所述半导体衬底上。

优选地，上述的MIPI接口物理层结构，其中，所述第二数据通信模块、所述第三数据通信模块、所述第四数据通信模块设置于所述第一数据通信模块的上端，所述时钟通信模块设置于所述第一数据通信模块的下端。

优选地，上述的MIPI接口物理层结构，其中，所述第二数据通信模块、所述第三数据通信模块、所述第四数据通信模块依次设置于所述第一数据通信模块的上端，所述时钟通信模块设置于所述第一数据通信模块的下端。

优选地，上述的MIPI接口物理层结构，其中，所述第二数据通信模块与所述第三数据通信模块相邻设置。

优选地，上述的MIPI接口物理层结构，其中，所述第二数据通信模块与所述第四数据通信模块相邻设置。

优选地，上述的MIPI接口物理层结构，其中，所述第二数据通信模块、所述第三数据通信模块、所述第四数据通信模块设置于所述时钟通信模块的上端，所述第一数据模块设置于所述时钟通信模块的下端。

优选地，上述的MIPI接口物理层结构，其中，所述第二数据通信模块、所述第三数据通信模块、所述第四数据通讯模块依次设置于所述时钟通信模块的上端，所述第一数据模块设置于所述时钟通信模 块的下端。

优选地，上述的MIPI接口物理层结构，其中，所述第二数据通信模块与所述第三数据通信模块相邻设置。

优选地，上述的MIPI接口物理层结构，其中，所述第二数据通信模块与所述第四数据通信模块相邻设置。

与现有技术相比，本发明的优点是：

时钟通信模块的输入数据由外部时钟电路提供，第一数据通信模块的数据亦由外部数据电路提供，通过将时钟通信模块与第一数据通信模块相邻而设，则使得外部时钟电路连接时钟通信模块之间的物理信号线与外部数据电路连接第一数据通信模块之间的物理信号线的路径匹配，使得时钟通信模块能够准确采集第一数据通信模块的数据传输频率，避免外部时钟电路与外部数据电路之间出现失配现象(因数据传输采用DDR方式，在时钟的上下边沿都有数据传输，一旦外部数据电路与外部时钟电路之间出现失配，则容易发生数据传输丢失现象)，减少因工艺偏差而引起的时延误差。

附图说明

图1为本发明中MIPI接口物理层结构的结构示意图；

图2为本发明中MIPI接口物理层结构的一种实施例的结构示意图；

图3为本发明中MIPI接口物理层结构的一种实施例的结构示意图；

图4为本发明中MIPI接口物理层结构的一种实施例的结构示意图；

图5为本发明中MIPI接口物理层结构的一种实施例的结构示意图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

本发明旨在提供一种减少传输误差及寄生电容的MIPI接口物理层结构。将时钟通信模块与第一数据通信模块相邻而设，使得时钟通信模块能够准确采集第一数据通信模块的数据传输频率，避免外部时钟电路与外部数据电路之间出现失配现象，减少因工艺偏差而引起的时延误差。同时也有益于降低物理信号线之间的寄生电容。

本发明的具体实施方式为：

如图1所示，一种MIPI接口物理层结构，其中，包括：

半导体衬底，包括器件区和外围电路区，且于所述外围电路区的所述半导体衬底上设置有发送数据信号和时钟信号的外围电路。

第一数据通信模块，设置于所述器件区的所述半导体衬底上；进一步地，所述第一数据通信模块根据MIPI协议控制命令进行所述采样数据信号的传输。

时钟通信模块，用于传输所述外围电路发送的所述时钟信号，且 所述时钟通信模块临近所述第一数据通信模块设置于所述器件区的所述半导体衬底上，以缩小所述数据信号与所述时钟信号之间的传输时延差；以及；

采样模块，设置于所述器件区的所述半导体衬底上，且所述采样模块根据所述时钟信号对所述外围电路发送的数据信号进行采样，并通过所述第一数据通信模块对采样数据信号进行传输。

本申请中，时钟通信模块的输入数据由外部时钟电路提供，第一数据通信模块的数据亦由外部数据电路提供，通过将时钟通信模块与第一数据通信模块相邻而设，则使得外部时钟电路连接时钟通信模块之间的物理信号线与外部数据电路连接第一数据通信模块之间的物理信号线的路径匹配，使得时钟通信模块能够准确采集第一数据通信模块的数据传输频率，避免外部时钟电路与外部数据电路之间出现失配现象(因数据传输采用DDR方式，在时钟的上下边沿都有数据传输，一旦外部数据电路与外部时钟电路之间出现失配，则容易发生数据传输丢失现象)，减少因工艺偏差而引起的时延误差。同时也有益于降低物理信号线之间的寄生电容。

作为进一步优选实施方案，上述的MIPI接口物理层结构，其中，还包括第二数据通信模块、第三数据通信模块、所述第四数据通信模块；所述第二数据通信模块、所述第三数据通信模块、所述第四数据通信模块设置于所述半导体衬底上。

所述第二数据通信模块、所述第三数据通信模块、所述第四数据通信模块可以设置于半导体衬底的任意位置上，因时钟通信模块不需 要采集第二数据通信模块、第三数据通信模块、第四数据通信模块的数据传输频率，因而可以将所述第二数据通信模块、所述第三数据通信模块、所述第四数据通信模块可以设置于半导体衬底的任意位置上，降低MIPI接口物理层结构的设计难度。

如图2所示，作为进一步优选实施方案，上述的MIPI接口物理层结构，其中，所述第二数据通信模块、所述第三数据通信模块、所述第四数据通信模块设置于所述第一数据通信模块的上端，所述时钟通信模块设置于所述第一数据通信模块的下端。

如图3所示，作为进一步优选实施方案，上述的MIPI接口物理层结构，其中，所述第二数据通信模块、所述第三数据通信模块、所述第四数据通信模块依次设置于所述第一数据通信模块的上端，所述时钟通信模块设置于所述第一数据通信模块的下端。

作为进一步优选实施方案，上述的MIPI接口物理层结构，其中，所述第二数据通信模块与所述第三数据通信模块相邻设置。本实施例中，仅仅将所述第二数据通信模块与所述第三数据通信模块相邻而设即可，所述第四数据通信模块可设置于任意位置。本实施例不做具体限制。

作为进一步优选实施方案，上述的MIPI接口物理层结构，其中，所述第二数据通信模块与所述第四数据通信模块相邻设置。本实施例中，仅仅将所述第二数据通信模块与所述第四数据通信模块相邻而设即可，所述第三数据通信模块可设置于任意位置。本实施例不做具体限制。

如图4所示，作为进一步优选实施方案，上述的MIPI接口物理层结构，其中，所述第二数据通信模块、所述第三数据通信模块、所述第四数据通信模块设置于所述时钟通信模块的上端，所述第一数据模块设置于所述时钟通信模块的下端。

如图5所示，作为进一步优选实施方案，上述的MIPI接口物理层结构，其中，所述第二数据通信模块、所述第三数据通信模块、所述第四数据通讯模块依次设置于所述时钟通信模块的上端，所述第一数据模块设置于所述时钟通信模块的下端。

作为进一步优选实施方案，上述的MIPI接口物理层结构，其中，所述第二数据通信模块与所述第三数据通信模块相邻设置。本实施例中，仅仅将所述第二数据通信模块与所述第三数据通信模块相邻而设即可，所述第四数据通信模块可设置于任意位置。本实施例不做具体限制。

作为进一步优选实施方案，上述的MIPI接口物理层结构，其中，所述第二数据通信模块与所述第四数据通信模块相邻设置。本实施例中，仅仅将所述第二数据通信模块与所述第四数据通信模块相邻而设即可，所述第三数据通信模块可设置于任意位置。本实施例不做具体限制。

关于本申请的具体排列方式，本申请不做具体穷举，本发明的技术方案旨在将时钟通信模块与第一数据通信模块相邻而设，则使得外部时钟电路连接时钟通信模块之间的物理信号线与外部数据电路连接第一数据通信模块之间的物理信号线的路径匹配，使得时钟通信 模块能够准确采集第一数据通信模块的数据传输频率，避免外部时钟电路与外部数据电路之间出现失配现象，减少因工艺偏差而引起的时延误差。同时也有益于降低物理信号线之间的寄生电容。

以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。