采用分布式穿硅通孔(TSV)场的三维(3D)集成电路(IC)(3DIC)中的存储器控制器放置的制作方法

优先权主张

本专利申请案主张在2015年1月22日申请且标题为“采用分布式穿硅通孔(tsv)场的三维(3d)集成电路(ic)(3dic)中的存储器控制器放置(memorycontrollerplacementinathree-dimensional(3d)integratedcircuit(ic)(3dic)employingdistributedthrough-silicon-via(tsv)farms)”的序号为14/602,505的美国专利申请案的优先权，所述美国专利申请案以全文引用的方式并入本文中。

本发明的技术大体来说涉及三维(3d)集成电路(ic)(3dic)。

背景技术：

计算装置(例如，智能电话)在现代社会中已变得常见。计算装置的流行可能归因于在此些计算装置内实现的许多功能。日益复杂的集成电路(ic)已经设计及制造以在计算装置中提供日益较大功能性。随着ic的复杂性增加的同时，已存在减少ic的占用面积的压力。在传统二维(2d)ic(2dic)中，所有电组件(例如处理器核心、存储器芯片及逻辑电路)安置在单个半导体ic层中。存储器控制器通常放置在存储器芯片的输入/输出(i/o)引脚附近以减少存储器存取等待时间。然而，随着ic的复杂性增长，在2dic中同时实现占用面积及等待时间减少变得日益困难。

三维(3d)ic(3dic)通过在集成半导体裸片中堆叠多个半导体ic层来解决2dic的设计挑战。为在多个半导体ic层之间提供电互连，在3dic中提供多个穿硅通孔(tsv，其通常共同称作tsv场)。为减少互连延迟，tsv场通常安置在3dic的中心中以在3dic中的电组件之间提供可能最短布线距离。

就此来说，图1为说明安置在3dic12的中心中的tsv场10的俯视图的示意图。3dic12包含多个半导体ic层14(1)到14(n)。tsv场10包括横越多个半导体ic层14(1)到14(n)中的每一者的多个tsv16。使用tsv16在3dic12中的不同半导体ic层14(1)到14(n)的电路之间提供互连。在此实例中，存储器ic18安置在用作单片系统(soc)的3dic12的多个半导体ic层14(1)到14(n)中的至少一者中。存储器ic18可为含有可存储数据的位单元的存储器阵列。存储器控制器20还安置在半导体ic层14(n)上，所述半导体ic层(例如)经配置以服务到存储器ic18的存储器存取请求。tsv场10经放置在3dic12的几何中心22处以减少多个半导体ic层14(1)到14(n)之间的互连等待时间。然而，如果存储器控制器20及存储器ic18在同一半导体ic层14(x)(1≤x≤n)中经放置成彼此间隔开，那么必须围绕tsv场10布线连接存储器控制器20及存储器ic18的存储器总线24。随着存储器控制器20与存储器ic18之间的线长度增加，因此3dic12的存储器存取等待时间及热机械可靠性(tmr)均退化。为使到存储器ic18的存储器存取请求的存储器存取等待时间最小化，存储器控制器20应物理上经定位尽可能接近于存储器ic18，因此对ic设计增加约束。

技术实现要素：

实施方式中所揭示的方面包含采用分布式穿硅通孔tsv场的三维3d集成电路ic3dic中的存储器控制器放置。分布式tsv场在3dic的不同半导体ic层中的电路之间提供互连。3dic可经提供为单片系统(soc)，其中存储器系统经提供在3dic中且由用于数据存储及检索的其它电路(例如，中央处理单元(cpu)或处理器核心)存取。在3dic中提供分布式tsv场可实现3dic的经改良性能、功率和面积(ppa)目的及热机械可靠性(tmr)，与涉及tsv场周围的更复杂层内布线的中心tsv场相反。然而，提供分布式tsv场使得存储器控制器放置更具挑战性，因为通常期望将存储器控制器放置尽可能接近于tsv场以使从其它层穿过tsv场到存储器控制器的存储器存取请求的等待时间最小化。

就此来说，在一个方面中，基于所述分布式tsv场内的中央放置方案将存储器控制器安置在3dic中。可将存储器控制器放置在多个tsv场内的几何中心处以在所述存储器控制器与所述多个tsv场中的每一者之间提供大约相等线长度。在另一方面中，基于分布式放置方案将多个存储器控制器提供在3dic中，其中所述多个存储器控制器中的每一者经放置邻近于所述多个tsv场中的相应tsv场。通过基于3dic中的中央放置方案及/或分布式放置方案来安置存储器控制器，通过使存储器控制器定位邻近于分布式tsv场同时避免在tsv场周围提供更复杂层内布线的单个中央tsv场来使存储器存取请求的等待时间最小化。

就此而言，在一个方面中，提供3dic。3dic包括多个半导体ic层。3dic还包含安置在多个半导体ic层中的半导体ic层中及耦合到一或多个存储器总线的存储器控制器电路。3dic还包括安置在多个半导体ic层中的至少一者且以通信方式耦合到存储器控制器电路的至少一个处理器核心。3dic还包括安置在多个半导体ic层中的至少一者中的至少一个存储器ic。3dic还包括多个分布式tsv场，每一分布式tsv场经配置以电互连多个半导体ic层，其中多个分布式tsv场中的每一者包括多个tsv。3dic还包括选自多个分布式tsv场且经配置以提供到至少一个存储器ic的互连的一或多个存储器存取tsv场。一或多个存储器总线中的每一者经由一或多个存储器存取tsv场中的相应存储器存取tsv场连接到至少一个存储器ic。存储器控制器电路经配置以在至少一个处理器核心与至少一个存储器ic之间服务存储器存取请求。

在另一方面中，提供3dic装置。3dic装置包括多个半导体ic层。3dic装置还包括用于控制存储器的装置，其安置在多个半导体ic层中的至少一者中且耦合到一或多个存储器总线。3dic装置还包括至少一个用于处理的装置，其安置在多个半导体ic层中的至少一者中且以通信方式耦合到用于控制存储器的装置。3dic装置还包括至少一个用于存储数据的装置，其安置在多个半导体ic层中的至少一者中。3dic装置还包括多个用于电互连多个半导体ic层的装置，其中多个用于电互连多个半导体ic层的装置中的每一者包括一或多个tsv。3dic装置还包括一或多个用于存取存储器的装置，其选自多个用于电互连多个半导体ic层的装置且经配置以提供到至少一个用于存储数据的装置的互连。一或多个存储器总线中的每一者经由一或多个用于存取存储器的装置中的相应的用于存取存储器的装置连接到至少一个用于存储数据的装置。用于控制存储器的装置经配置以在至少一个用于处理的装置与至少一个用于存储数据的装置之间服务存储器存取请求。

在另一方面中，提供用于将存储器控制器放置在采用分布式tsv场的3dic中的方法。方法包括：将至少一个存储器ic安置在多个半导体ic层中的至少一者中。方法还包括：基于至少一个存储器ic的放置而确定由3dic采用的多个分布式tsv场中的一或多个存储器存取tsv场，其中一或多个存储器存取tsv场经配置以跨越多个半导体ic层提供到至少一个存储器ic的互连。方法还包括：将存储器控制器电路安置在3dic的多个半导体ic层中的至少一者中。方法还包括：经由一或多个存储器存取tsv场将一或多个存储器总线耦合到至少一个存储器ic，其中一或多个存储器存取tsv场中的每一者包括一或多个存储器总线中的相应存储器总线。方法还包括：将存储器控制器电路耦合到一或多个存储器总线。方法还包括：将存储器控制器电路以通信方式耦合到3dic中的至少一个处理器核心。方法还包括：配置存储器控制器电路以服务至少一个处理器核心与至少一个存储器ic之间的存储器存取请求。

附图说明

图1为说明安置在包括多个半导体ic层的三维(3d)集成电路(ic)(3dic)的几何中心中的穿硅通孔(tsv)场的俯视图的示意图；

图2为说明采用多个分布式tsv场的3dic中的中央存储器控制器放置的示范性俯视图的示意图；

图3为包括经配置以跨越多个半导体ic层互连存储器控制器电路及至少一个存储器ic的一或多个存储器存取tsv场的3dic中的中央存储器控制器放置方案的示范性3d视图的示意图；

图4为用于将存储器控制器电路放置在图3的3dic中供存储器存取的示范性中央存储器控制器放置过程的流程图；

图5为说明3dic中的多个半导体ic层中的半导体ic层中的分布式存储器控制器放置方案的示范性俯视图的示意图；

图6为包括经配置以跨越多个半导体ic层互连一或多个存储器控制器及至少一个存储器ic的一或多个存储器存取tsv场的3dic中的分布式存储器控制器放置方案的示范性3d视图的示意图；

图7为基于图6的分布式存储器控制器放置方案将一或多个存储器控制器放置在3dic中供存储器存取的示范性存储器控制器分布式放置过程的流程图；

图8为3dic中包括图2的中央放置方案及图5的分布式放置方案的混合存储器控制器放置方案的示范性俯视图的示意图；以及

图9说明可由图2中的3dic、图5中的3dic或图8中的3dic实施的基于处理器系统的实例。

具体实施方式

现在参考图式图，描述本发明的数个示范性方面。措词“示范性”在本文中用于意指“用作实例、例子或说明”。本文中描述为“示范性”的任一方面未必解释为比其它方面优选或有利。

实施方式中所揭示的方面包含采用分布式穿硅通孔tsv场的三维(3d)集成电路(ic)(3dic)中的存储器控制器放置。分布式tsv场在3dic的不同半导体ic层中的电路之间提供互连。3dic可经提供为单片系统(soc)，其中存储器系统经提供在3dic中且由用于数据存储及检索的其它电路(例如，中央处理单元(cpu)或处理器核心)存取。在3dic中提供分布式tsv场可实现3dic的经改良性能、功率和面积(ppa)目的及热机械可靠性(tmr)，与涉及tsv场周围的更复杂层内布线的中心tsv场相反。然而，提供分布式tsv场使得存储器控制器放置更具挑战性，因为通常期望将存储器控制器放置尽可能接近于tsv场以使从其它层穿过tsv场到存储器控制器的存储器存取请求的等待时间最小化。

就此来说，在一个方面中，基于所述分布式tsv场内的中央放置方案将存储器控制器安置在3dic中。可将存储器控制器放置在多个tsv场内的几何中心处以在所述存储器控制器与所述多个tsv场中的每一者之间提供大约相等线长度。在另一方面中，基于分布式放置方案将多个存储器控制器提供在3dic中，其中所述多个存储器控制器中的每一者经放置邻近于所述多个tsv场中的相应tsv场。通过基于3dic中的中央放置方案及/或分布式放置方案来安置存储器控制器，通过使存储器控制器定位邻近于分布式tsv场同时避免在tsv场周围提供更复杂层内布线的单个中央tsv场来使存储器存取请求的等待时间最小化。

就此来说，图2为说明3dic30中的多个半导体ic层28(1)到28(n)中的半导体ic层28(n)中的中央存储器控制器放置方案26的示范性俯视图的示意图。3dic30采用多个分布式tsv场32(1)到32(8)且具有存储器控制器电路34，所述存储器控制器电路安置在选自多个分布式tsv场32(1)到32(8)的一或多个存储器存取tsv场36(1)到36(4)间且经配置以提供到3dic30中的存储器ic(未展示)的互连。在非限制性实例中，存储器ic可为动态随机存取存储器(dram)、电阻式随机存取存储器(rram)、通用快闪存储装置(ufs)，或嵌入式多媒体卡(emmc)。3dic30可包括任何正整数数目个分布式tsv场32及任何正整数数目个存储器存取tsv场36。3dic30中的多个分布式tsv场32(1)到32(8)及一或多个存储器存取tsv场36(1)到36(4)提供为非限制性实例且便于论述。

参考图2，存储器控制器电路34(其包括存储器控制器(mc)38)耦合到一或多个存储器总线40(1)到40(4)，所述存储器总线分别经由一或多个存储器存取tsv场36(1)到36(4)互连到存储器ic。就此来说，一或多个存储器存取tsv场36(1)到36(4)中的每一者包括一或多个存储器总线40(1)到40(4)中的相应存储器总线40。在此非限制性实例中，存储器控制器电路34放置在几何中心42处，所述几何中心具有到一或多个存储器存取tsv场36(1)到36(4)的大约相等距离(例如，线长度)，因此在一或多个存储器存取tsv场36(1)到36(4)间实现大约相等存取等待时间。存储器控制器电路34经由第二共享总线46以通信方式耦合到至少一个处理器核心44。存储器控制器电路34从处理器核心44接收存储器存取请求并在一或多个存储器总线40(1)到40(4)中动态地选择至少一个存储器总线40以服务从处理器核心44接收的存储器存取请求。在此非限制性实例中，存储器控制器电路34可充当仲裁器并基于一或多个存储器总线40(1)到40(4)间的负载情况而在一或多个存储器总线40(1)到40(4)中选择存储器总线40以服务存储器存取请求。存储器控制器电路34经进一步配置以提供经由第二共享总线46从一或多个存储器总线40(1)到40(4)到处理器核心44接收的存储器存取结果。通过将存储器控制器电路34放置在几何中心42处，存储器ic可经放置在半导体ic层28(x)(1≤x<n)中，因此提供设计3dic30的更多灵活性。

就此来说，图3为包括一或多个存储器存取tsv场54(1)到54(n)的3dic52中的中央放置方案50的示范性3d视图的示意图，所述一或多个存储器存取tsv场经配置以跨越多个半导体ic层60(1)到60(n)互连存储器控制器电路56及至少一个存储器ic58。

参考图3，一或多个存储器存取tsv场54(1)到54(n)中的每一者可包括一或多个tsv62。在非限制性实例中，一或多个存储器存取tsv场54(1)到54(n)中的每一者可包括相同数目个tsv62或不同数目个tsv62。一或多个存储器总线64(1)到64(n)将存储器控制器电路56耦合到存储器ic58。一或多个存储器总线64(1)到64(n)中的每一者经由一或多个存储器存取tsv场54(1)到54(n)中的相应存储器存取tsv场54安置。

继续参考图3，存储器ic58包括经划分成一或多个连接引脚群集66(1)到66(n)的多个连接引脚(未展示)。一或多个连接引脚群集66(1)到66(n)中的每一者包括至少一个连接引脚(未展示)。在非限制性实例中，一或多个连接引脚群集66(1)到66(n)经配置以各自具有相同数目个连接引脚。举例来说，如果存储器ic58为宽-输入-输出(宽-io)类型-2(宽-io2)存储器ic，那么存储器ic58提供一千零二十四(1024)个连接引脚。如果存储器ic58经配置以将1024个连接引脚均匀地划分成八(8)个连接引脚群集66(1)到66(8)，每一连接引脚群集66将接着由一百二十八(128)个连接引脚组成。一或多个连接引脚群集66(1)到66(n)中的每一者耦合到一或多个存储器总线64(1)到64(n)中的相应存储器总线64。因此，存储器ic58可经由一或多个存储器总线64(1)到64(n)同时存取以进行读取及/或写入操作。

图4为用于将存储器控制器电路56放置在图3的3dic52中供存储器存取的示范性中央存储器控制器放置过程70的流程图。图3中的元件结合图4进行引用且本文中将不重新描述。

根据中央存储器控制器放置过程70，将存储器ic58安置在多个半导体ic层60(1)到60(n)中的至少一者中(框72)。接下来，基于存储器ic58的放置而确定一或多个存储器存取tsv场54(1)到54(n)(框74)。接着将存储器控制器电路56安置在多个半导体ic层60(1)到60(n)中的至少一者中且放置在一或多个存储器存取tsv场54(1)到54(n)中的几何中心处，从而为一或多个存储器存取tsv场54(1)到54(n)中的每一者提供大约相等线长度(框76)。随后，经由一或多个存储器存取tsv场54(1)到54(n)将一或多个存储器总线64(1)到64(n)耦合到存储器ic58，其中一或多个存储器存取tsv场54(1)到54(n)中的每一者包括一或多个存储器总线64(1)到64(n)中的相应存储器总线64(框78)。接下来，将存储器控制器电路56耦合到一或多个存储器总线64(1)到64(n)(框80)。接着将存储器控制器电路56以通信方式耦合到3dic52中的至少一个处理器核心(框82)。最后，配置存储器控制器电路56以在至少一个处理器核心与存储器ic58之间服务存储器存取请求(框84)。

如图2中先前所论述，中央存储器控制器放置方案26要求存储器控制器电路34经由一或多个存储器存取tsv场36(1)到36(4)同时提供存储器存取。如此，中央存储器控制器放置方案26在复杂3dic设计中更容易支持。然而，在一些3dic设计中，可能期望在设计存储器控制器放置方案时使存储器存取等待时间最小化。就此来说，图5为说明3dic92中的多个半导体ic层91(1)到91(n)中的半导体ic层91(n)中的分布式存储器控制器放置方案90的示范性俯视图的示意图。3dic92采用多个分布式tsv场94(1)到94(8)且具有一或多个存储器控制器96(1)-96(4)，所述一或多个存储器控制器电路分别耦合到选自多个分布式tsv场94(1)到94(8)的一或多个存储器存取tsv场98(1)到98(4)间且经配置以提供到3dic92中的存储器ic(未展示)的互连。在非限制性实例中，存储器ic可为动态随机存取存储器(dram)、电阻式随机存取存储器(rram)、通用快闪存储器(urs)，或嵌入式多媒体卡(emmc)。存储器ic可放置在多个半导体ic层91(1)到91(n)中的半导体ic层91(x)(1≤x≤n)(未展示)中。3dic92可包括任何正整数数目个分布式tsv场94及任何正整数数目个存储器存取tsv场98。3dic92中的多个分布式tsv场94(1)到94(8)及一或多个存储器存取tsv场98(1)到98(4)经提供作为非限制性实例且便于论述。

继续参考图5，在非限制性实例中，一或多个存储器控制器96(1)到96(4)可提供在存储器控制器电路100中。存储器控制器电路100可包括仲裁器102，所述仲裁器经由第一共享总线104以通信方式耦合到一或多个存储器控制器96(1)到96(4)。仲裁器102还经由第二共享总线108耦合到至少一个处理器核心106。至少一个处理器核心106可放置在多个半导体ic层91(1)到91(n)中的半导体ic层91(y)(1≤y≤n)(未展示)中。在非限制性实例中，处理器核心106可经配置以承担仲裁器102的功能。在另一非限制性实例中，一或多个存储器控制器96(1)到96(4)中的至少一者可经配置以充当仲裁器102。

继续参考图5，一或多个存储器控制器96(1)到96(4)分别耦合到一或多个存储器总线110(1)到110(4)。一或多个存储器总线110(1)到110(4)分别经由一或多个存储器存取tsv场98(1)到98(4)连接到存储器ic。就此来说，一或多个存储器存取tsv场98(1)到98(4)中的每一者包括一或多个存储器总线110(1)到110(4)中的相应存储器总线110。因此，一或多个存储器总线96(1)到96(4)分别经由一或多个存储器存取tsv场98(1)到98(4)耦合到存储器ic。此外，一或多个存储器控制器96(1)到96(4)中的每一者经放置成邻近于一或多个存储器存取tsv场98(1)到98(4)中的相应存储器存取tsv场98。举例而言，存储器控制器96(1)经放置成邻近于存储器存取tsv场98(1)，存储器控制器96(2)经放置成邻近于存储器存取tsv场98(2)，等等。此些放置使一或多个存储器控制器96(1)到96(4)与存储器ic之间的距离(例如，线长度)最小化，因此有助于减少到存储器ic的存取等待时间。

继续参考图5，仲裁器102经配置以服务处理器核心106与存储器ic之间的存储器存取请求。具体来说，当从处理器核心106接收到存储器存取请求(未展示)时，仲裁器102在一或多个存储器控制器96(1)到96(4)中动态地选择至少一个存储器控制器96以服务存储器存取请求。在非限制性实例中，仲裁器102可基于一或多个存储器控制器96(1)到96(4)的负载情况及存储器存取请求的性质而在一或多个存储器控制器96(1)到96(4)中进行选择。仲裁器102接着将存储器存取请求提供到所选择存储器控制器96，并将从所选择存储器控制器96接收的存储器存取结果提供到处理器核心106。当一或多个存储器控制器96(1)到96(4)中的多于一者尝试经由第一共享总线104将存储器存取结果发送到仲裁器102时，仲裁器102还经配置以仲裁由一或多个存储器控制器96(1)到96(4)对第一共享总线104的存取。

在3dic92中，一或多个存储器控制器96(1)到96(4)及存储器ic安置在不同半导体ic层91(1)到91(n)中为可能的。就此来说，图6为包括一或多个存储器存取tsv场114(1)到114(n)的3dic112中的分布式存储器控制器放置方案111的示范性3d视图的示意图，所述一或多个存储器存取tsv场经配置以跨越多个半导体ic层120(1)到120(n)互连一或多个存储器控制器电路116(1)到116(n)及至少一个存储器ic118。图5中的元件结合图6经引用且本文中将不重新描述。

参考图6，一或多个存储器存取tsv场114(1)到114(n)中的每一者可包括一或多个tsv122。在非限制性实例中，一或多个存储器存取tsv场114(1)到114(n)中的每一者可包括相同数目个tsv122或不同数目个tsv122。一或多个存储器总线124(1)到124(n)将一或多个存储器控制器电路116(1)到116(n)耦合到存储器ic118。一或多个存储器总线124(1)到124(n)中的每一者经由一或多个存储器存取tsv场114(1)到114(n)中的相应存储器存取tsv场114安置。仲裁器102经由第一共享总线104以通信方式耦合到一或多个存储器控制器116(1)到116(n)。尽管仲裁器102在图6中经展示在半导体ic层120(n)中，但仲裁器102可安置在多个半导体ic层120(1)到120(n)中的任何者中。

继续参考图6，存储器ic118包括经划分成一或多个连接引脚群集126(1)到126(n)的多个连接引脚(未展示)。在非限制性实例中，存储器ic118与图3中的存储器ic58相同。同样地，一或多个连接引脚群集126(1)到126(n)与图3中的一或多个连接引脚群集66(1)到66(n)相同。一或多个连接引脚群集126(1)到126(n)中的每一者包括至少一个连接引脚。在非限制性实例中，一或多个连接引脚群集126(1)到126(n)经配置以各自具有相同数目个连接引脚。举例来说，如果存储器ic118为宽-io2存储器ic，那么1024个连接引脚将在存储器ic118中可用。如果存储器ic118经配置以将1024个连接引脚均匀地划分成八(8)个连接引脚群集126(1)到126(8)，那么每一连接引脚群集126将接着由128个连接引脚组成。一或多个连接引脚群集126(1)到126(n)中的每一者耦合到一或多个存储器总线124(1)到124(n)中的相应存储器总线124。因此，存储器ic118可经由一或多个存储器总线124(1)到124(n)同时存取以进行读取及/或写入操作。

图7为用于基于图6的分布式存储器控制器放置方案111而放置3dic112中的一或多个存储器控制器116(1)到116(n)的示范性分布式存储器控制器放置过程130的流程图。图6中的元件结合图7经引用且本文中将不重复描述。

根据分布式存储器控制器放置过程130，将存储器ic118安置在多个半导体ic层120(1)到120(n)中的至少一者中(框132)。接下来，基于存储器ic118的放置而确定一或多个存储器存取tsv场114(1)到114(n)(框134)。随后，经由一或多个存储器存取tsv场114(1)到114(n)将一或多个存储器总线124(1)到124(n)耦合到存储器ic118，其中一或多个存储器存取tsv场114(1)到114(n)中的每一者包括一或多个存储器总线124(1)到124(n)中的相应存储器总线124(框136)。如先前参考图6所论述，一或多个存储器总线124(1)到124(n)分别耦合到存储器ic118的一或多个连接引脚群集126(1)到126(n)。接着将一或多个存储器控制器116(1)到116(n)提供在多个半导体ic层120(1)到120(n)中的至少一者中(框138)。将一或多个存储器控制器116(1)到116(n)中的每一者安置成邻近于一或多个存储器存取tsv场114(1)到114(n)中的相应存储器存取tsv场114，且因此将存储器控制器116耦合到包括在相应存储器存取tsv场114中的相应存储器总线124(框140)。接着将一或多个存储器控制器116(1)到116(n)耦合到仲裁器102(框142)。接着将仲裁器以通信方式耦合到3dic112中的至少一个处理器核心(未展示)(框144)。最后，仲裁器经配置以在处理器核心与存储器ic118之间服务存储器存取请求(框146)。

如先前所论述，在复杂3dic设计中更容易支持图2中的中央存储器控制器方式方案26，因为中央存储器控制器放置方案26仅需要单个存储器控制器起作用。如先前所论述，图5的分布式存储器控制器放置方案90可有助于通过采用多个存储器控制器来减少存储器存取等待时间。然而，复杂的单片系统(soc)3dic可能包含具有变化的设计要求的功能子系统。举例来说，一些功能子系统可强加严格的存储器等待时间预算，其较佳地由分布式存储器控制器放置方案90服务，而其它功能子系统可能强制执行由图2的中央存储器控制器放置方案26设法适应的更严格占用面积。就此来说，图8为3dic152中的包括图2的中央存储器控制器放置方案26及图5的分布式存储器控制器放置方案90的混合存储器控制器放置方案150的示范性俯视图的示意图。图2、5及8之间的共同元件经展示有共同元件编号，且因此本文中将不重新描述。

参考图8，3dic152包括多个半导体ic层153(1)到153(n)。中央存储器控制器放置方案26可用于半导体ic层153(x)(1≤x≤n)且分布式存储器控制器放置方案90可用于半导体ic层153(y)(1≤y≤n)。在非限制性实例中，处理器核心44及处理器核心106(本文中也被称作“第二处理器核心”)可为同一处理器核心。在另一非限制性实例中，一或多个存储器存取tsv场36(1)到36(4)还可为一或多个存储器存取tsv场98(1)到98(4)(本文中还被称作“一或多个第二存储器存取tsv场”)。在另一非限制性实例中，存储器控制器电路34及存储器控制器电路100(本文中也被称作为“第二存储器控制器电路”)可为同一存储器控制器电路。在另一非限制性实例中，一或多个存储器总线40(1)到40(4)及一或多个存储器总线110(1)到110(4)(本文中也被称作为“一或多个第二存储器总线”)可为相同一或多个存储器总线。在另一非限制性实例中，图2的存储器ic(未展示)及图5的存储器ic(未展示)(本文中也被称作“至少一个第二存储器ic”)可为同一存储器ic。在又另一非限制性实例中，分布式存储器控制器放置方案90中的一或多个存储器控制器96(1)到96(4)中的一者可经配置以用作中央存储器控制器放置方案26中的存储器控制器电路34。

采用图2中的中央存储器控制器放置方案26的3dic30、采用图5中的分布式存储器控制器放置方案90的3dic92，或采用图8中的混合存储器控制器放置方案150的3dic152可提供在任何基于处理器的装置中或集成到任何基于处理器的装置中。实例(非限制性)包含：机顶盒、娱乐单元、导航装置、通信装置、固定位置数据单元、移动位置数据单元、移动电话、蜂窝式电话、计算机、便携式计算机、桌上型计算机、个人数字助理(pda)、监视器、计算机监视器、电视、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘(dvd)播放器、便携式数字视频播放器、阈值逻辑电路及逻辑处理电路。

图9说明可由图2中的3dic30、图5中的3dic92或图8中3dic152实施的基于处理器系统154的实例。在此实例中，基于处理器系统154包含一或多个中央处理单元(cpu)156，每一中央处理单元包含一或多个处理器158。cpu156可具有耦合到处理器158用于快速存取暂时存储数据的高速缓冲存储器160。就此来说，中央存储器控制器放置方案26、分布式存储器控制器放置方案90，或混合存储器控制器放置方案150可由高速缓冲存储器160采用。cpu156耦合到系统总线162，系统总线可用作图5中的第二共享总线108，且可交互耦合包含在基于处理器系统154中的装置。如众所周知，cpu156通过经由系统总线162交换地址、控制及数据信息与这些其它装置通信。尽管图9中未说明，但可提供多个系统总线162，其中每一系统总线162构成不同组构。

其它装置可连接到系统总线162。如图9中所说明，作为实例，这些装置可包含存储器系统164、一或多个输入装置166、一或多个输出装置168、一或多个网络接口装置170及一或多个显示控制器172。输入装置166可包含任何类型的输入装置，包含但不限于：输入键、交换器、语音处理器，等等。输出装置168可包含任何类型的输出装置，包含但不限于：音频、视频、其它视觉指示符，等等。网络接口装置170可为经配置以允许去往及来自网络174的数据的交换的任何装置。网络174可为任何类型的网络，包含但不限于：有线或无线网络、私人或公用网络、局域网(lan)、无线局域网(wlan)、无线广域网(wwan)或因特网。网络接口装置170可经配置以支持所要的任何类型的通信协议。存储器系统164可包含一或多个存储器单元176(0到n)及存储器控制器178。存储器控制器178可根据中央存储器控制器放置方案26、分布式存储器控制器放置方案90，或混合存储器控制器放置方案150安置在基于处理器系统154中。

cpu156还可经配置以经由系统总线162来接入显示控制器172以控制发送到一或多个显示器180的信息。显示控制器172将信息发送到显示器180以经由一或多个视频处理器182显示，所述一或多个视频处理器处理信息以将其显示成适于显示器180的格式。显示器180可包含任何类型的显示器，包含但不限于阴极射线管(crt)、发光二极管(led)显示器、液晶显示器(lcd)、等离子显示器等。

所属领域的技术人员将进一步了解，结合本文中所揭示的方面所描述的各种说明性逻辑块、模块、电路及算法可实施为电子硬件、存储于存储器中或另一计算机可读媒体中且由处理器或其它处理装置执行的指令，或两者的组合。作为实例，本文中所描述的主控装置及从控装置可用于任何电路、硬件组件、集成电路(ic)或ic芯片中。本文中所揭示的存储器可为任何类型及大小的存储器且可经配置以存储所要的任何类型的信息。为清楚地说明此可互换性，上文通常已就其功能性方面描述了各种说明性组件、块、模块、电路及步骤。如何实施此类功能取决于特定应用、设计选择及/或强加于整个系统的设计约束。虽然所属领域的技术人员可针对每一特定应用以变化方式实施所描述功能性，但不应将此些实施方案决策解释为导致对本发明的范围的脱离。

结合本文中所揭示的方面所描述的各种说明性逻辑块、模块及电路可通过以下各项来实施或执行：处理器、数字信号处理器(dsp)、专用集成电路(asic)、场可编程门阵列(fpga)或其它可编程逻辑装置、离散闸或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任一组合。处理器可为微处理器，但在替代方案中，处理器可为任何习知处理器、控制器、微控制器或状态机。还可将处理器实施为计算装置的组合，例如dsp与微处理器的组合、多个微处理器、结合dsp核心的一或多个微处理器或任一其它此类配置。

本文中所揭示的方面可以硬件及存储于硬件中的指令体现，且可驻留在(例如)随机存取存储器(ram)、快闪存储器、只读存储器(rom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)、寄存器、硬盘、可拆卸磁盘、cd-rom或此项技术中已知的任何其它形式的计算机可读媒体。示范性存储媒体耦合到处理器使得所述处理器可从所述存储媒体读取信息且将信息写入到所述存储媒体。在替代方案中，所述存储媒体可与处理器成整体。处理器及存储媒体可驻存在asic中。asic可驻存于远程站中。在替代方案中，处理器及存储媒体可作为离散组件驻存于远程站、基站或服务器中。

还应注意，本文中的示范性方面中的任一者中所描述的可操作步骤经描述以提供实例及论述。所描述的操作可以除所说明次序外的众多不同次序执行。此外，单个操作步骤中所描述的操作可实质上以多个不同步骤执行。另外，可组合示范性方面中所论述的一或多个操作步骤。应理解，流程图中所说明的操作步骤可经受众多不同修改，如对所属领域的技术人员将容易显而易见。所属领域的技术人员还将理解，可使用各种不同技艺及技术来表示信息及信号。举例来说，可通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示可贯穿以上描述所参考的数据、指令、命令、信息、信号、位、符号及码片。

本发明的前述描述经提供以使得所属领域的技术人员能够制作或使用本发明。对本发明非各种修改对于所属领域的技术人员来说将易于显而易见，且在不脱离本发明的精神或范围的情况下，本文中所定义的一般原理可应用于其它变化形式。因此，本发明并不意欲限于本文中所描述的实例及设计，而是欲赋予其与本文中所揭示的原理及新颖特征相一致的最宽广范畴。