技术总结
本发明提出了一种基于FPGA的数据流除法运行装置及方法，输入为i个位宽长度为A的数据流a0，a1，…，ai‑1，i个位宽长度为B的数据流b0，b1，…，bi‑1，输出为i个位宽长度为C的数据流c0，c1，…，ci‑1，实现包括取绝对值、扩展位宽、比特位分组、比特位判断、有效输出。其中，取绝对值是求取数据流b0，b1，…，bi‑1的绝对值，然后扩展数据流的当前数据位宽；将扩展位宽后的数据流当前数据按照比特位分组；判断分组后的比特位对应值是否是有效值；从分好的组里面选择有效的数据输出。本发明设计简单，不仅实现时间短，占用资源少，具有很强的通用性。
技术研发人员：查迎弟;苏岚;张磊;官银莹;姜琳峰
受保护的技术使用者：武汉虹信通信技术有限责任公司
文档号码：201610768508
技术研发日：2016.08.30
技术公布日：2017.02.15