一种基于VPX结构的CPU模块的制作方法

本实用新型涉及计算机技术领域，特别是一种基于VPX结构的CPU模块。

背景技术：

随着信息技术和计算机技术的飞速发展，未来社会将是一个高效的数字化社会，大量的语音、数据、图像、图形等信息需要计算平台进行实时感知和处理。伴随着计算机在各个领域的深入运用，在航空航天控制、海底勘探考察、地震火山的灾难检测、大规模导弹发射控制、雷达检测及电子对抗、以及地外星球科考等高端测控领域，用户对高性能、抗恶劣环境计算平台也提出了越来越高的要求，而传统的图像显示和处理模块所采用的并行总线数据交换速度较慢，已经无法满足要求。

技术实现要素：

本实用新型的目的是提供一种基于VPX结构的CPU模块，具有较高速的数据交换能力。

为了实现上述目的，本实用新型提供的一种基于VPX结构的CPU模块，包括处理器平台和VPX总线；所述处理器平台的PCIe接口包括第一PCIe接口、第二PCIe接口和第三PCIe接口；

所述第一PCIe接口连接至VPX总线；

所述第二PCIe接口扩展成千兆以太网接口并连接至VPX总线；

所述第三PCIe接口连接PCIe到SRIO桥接芯片；所述PCIe到SRIO桥接芯片的输出接口连接至VPX结构总线。

可选地或优选地，所述处理器平台中的CPU为Core i7-5850EQ处理器，与所述处理器平台中的CPU配合的芯片组为Intel公司的DH82QM87PCH芯片。

可选地或优选地，所述处理器平台具有1路PCIe x16接口，在该PCIe x16接口分出一路PCIe x8接口连接PLX公司的PEX8734交换芯片，并从PEX8734交换芯片接出两路PCIe x8接口作为第一PCIe接口。

可选地或优选地，所述PEX8734交换芯片中还分出两路PCIe x4接口；所述PCIe到SRIO桥接芯片为IDT公司的TSi721芯片，TSi721芯片的输入端连接所述两路PCIex4接口，输出端形成两路SRIO x4接口连接至VPX总线。

可选地或优选地，将所述处理器平台本身自带的8路PCIe2.0x1接口分配成2路PCIe2.0x4接口，通过其中一路连接Intel千兆网卡适配器I350-AM4，扩展成4路千兆网接口，其中两路连接到VPX总线，另外两路连接到模块的前面板。

可选地或优选地，还包括IPMB总线，所述IPMB总线通过控制器与所述处理器平台连接。

可选地或优选地，还包括第一FPGA和第二FPGA；所述第一FPGA的DP接口输入端与处理器平台连接，DP接口的输出端连接VPX总线；所述第二FPGA的SRIO接口连接所述PCIe到SRIO桥接芯片；所述第二FPGA的DP输入接口连接VPX总线；所述第一FPGA和第二FPGA的UART接口均连接所述处理器平台；所述第一FPGA和第二FPGA之间通过LVDS接口连接。

本实用新型提供的一种基于VPX结构的CPU模块，将处理器平台的第一PCIe接口连接至VPX总线，第二PCIe接口扩展成千兆以太网接口并连接至VPX总线；第三PCIe接口连接PCIe到SRIO桥接芯片；PCIe到SRIO桥接芯片的输出接口连接至VPX结构总线。这样不仅满足了目前在背板应用最广的三类串行高速总线，且各个板卡之间可以通过VPX总线直接通讯和相互交换数据，提高了数据交换效率。且VPX架构为高性能工业计算机架构，满足在恶劣的军事和航空环境中工作要求。

附图说明

图1为本实用新型实施例所提供的基于VPX结构的CPU模块的系统框图；

图2为本实用新型实施例所提供的基于VPX结构的CPU模块的板卡结构示意图；

图中：

1-处理器平台；2-PCIe到SRIO桥接芯片；3-第一FPGA；4-第二FPGA；5-MCU；6-电源；7-VPX总线；8-第一器件安装区；9-第二器件安装区；10-连接器安装区。

具体实施方式

为了使本技术领域的人员更好地理解本实用新型方案，下面结合附图和具体实施方式对本实用新型作进一步的详细说明。

请参考图1，本实施例提供的一种基于VPX结构的CPU模块，具体可以作为一种基于VPX结构的综合显示板卡，用于图像处理和数据处理，通过硬件、逻辑和软件的不同配置，可以满足不同图像处理或数据处理任务要求。

该模块具体可以包括一个处理器平台1，该处理器平台1包括CPU以及与CPU匹配的芯片组(Chipset芯片)。优选采用的CPU为Intel公司的Core i7-5850EQ处理器,该处理器支持双通道DDR3L内存接口。在板标贴不小于4GB的DDR3内存芯片连接到CPU的两个内存通道上。处理器平台1的Chipset芯片优选采用Intel公司的DH82QM87PCH芯片。该芯片可以提供最多8路PCIe x1总线,可配置成2路PCIe x4总线。QM87芯片可以提供六路SATA3.0接口，将一路连接到在板SSD芯片(即固态硬盘芯片)，另一路连到2.5寸硬盘接口。QM87芯片还会连接4x USB2.0接口和1x VGA接口到VPX总线7(即图1中示出的总线)用于计算机部分的调试。CPU与Chipset芯片通过DMI总线连接。此外处理器平台还可以接出一路RS422接口和一路DP接口至VPX总线7。

目前在背板应用最广的串行高速总线包括PCIe、S-RIO及千兆网，所以本次设计对外的I/O主要为此三种。具体的技术构思为：处理器平台1的PCIe接口包括第一PCIe接口、第二PCIe接口和第三PCIe接口，将第一PCIe接口直接与VPX结构总线7连接。第二PCIe接口扩展成千兆以太网接口并连接至VPX总线7。第三PCIe接口连接PCIe到SRIO桥接芯片；所述PCIe到SRIO桥接芯片的输出接口连接至VPX结构总线7。下面对以上三种接口进行进一步说明。

Core i7-5850EQ处理器平台本身支持一路PCIe3.0x16和8路PCIe2.0x1接口，但由于S-RIO和千兆网的实现都需要从PCIe接口转接实现，所以PCIe资源将紧张，基于此原因，本实施例使用了PCIe Switch丰富系统PCIe接口资源，具体是选用了PLX公司的PEX8734交换芯片(图中未示出)，其支持32Lane信道，选择将PCIex16接口分出一路PCIex8接口接入PEX8734,然后从PEX8734接出2路PCIe x8(作为第一PCIe接口)连接到VPX总线7，实现了对外的PCIe总线I/O资源。

PEX8734剩下的8Lane信道分成2路PCIex4接口(作为第二PCIe接口)，使用IDT公司的TSi721芯片作为PCIe到SRIO桥接芯片2，TSi721芯片的输入端连接所述两路PCIex4接口，TSi721芯片的输出端形成两路SRIO x4接口连接至VPX总线7。提供平台对外的2路SRIOx4总线I/O资源。

将处理器平台1本身自带的8路PCIe2.0x1接口分配成2路PCIe2.0x4接口(作为第三PCIe接口)，通过其中一路扩展Intel千兆网卡适配器I350-AM4(图中未示出)实现4路千兆网接口，其中两路连接到VPX总线7(图1中的1Gb以太网)，实现平台对外的千兆网接口资源，另外两路连接到前面板，用于板卡调试。此外，处理器平台1还可以通过10GbE接口扩展两路10Gb以太网。

除以上IO资源外，基于VPX结构的CPU模块板卡还实现了VITA42标准的XMC接口，将处理器平台的PCIe3.0x16接口剩下的一路PCIe3.0x8接口接入XMC接口(图中未示出)，可通过XMC插卡的方式丰富系统功能，比如可连接我司显卡产品，满足系统进行图像处理时的显卡需求。

为了解决系统级管理问题，基于VPX结构的CPU模块还包括IPMB总线，IPMB总线通过控制器(即MCU 5)与所述处理器平台1连接，其中处理器平台1和控制器之间由逻辑门电路(TTL)连接。具体可以是通过背板上的IPMB总线，在系统槽设计一个BMC控制器，其他槽设计能兼容IPMI命令的控制器，系统槽可通过IPMB来读取其他槽板卡的状态，通知管理者。在工作时，所有的IPMI功能都是向BMC控制器发送命令来完成的，命令使用IPMI规范中规定的指令，BMC接收并在系统事件日志中记录事件消息，维护描述系统中器件情况的器件数据记录。IPMB系统独立于操作系统运行，当操作系统不响应或处理器处于关机状态下，它仍能被主控制访问，方便系统对板卡的管理控制。VPX总线7和MCU 5之间还通过GA接口连接。

本实施例中，VPX总线7的连接器选用Tyco公司开发出了模块化的VPX RT2连接器(图中未示出)，该连接器内含可控阻抗，低插入损耗，在最高6.25Gbaud下，串扰小于3％，可充分满足高速IO总线互联应用需求。

为了对PCIe到SRIO桥接芯片2发送的数据接收，解析，并再次发送给下游元件，本实施例中的模块还包括第一FPGA3和第二FPGA 4；第一FPGA3的DP接口(即DisplayPort接口)输入端与处理器平台的4路DP输出接口连接，第一FPGA 3的DP接口的输出端连接VPX总线7；第二FPGA 4的SRIO接口连接PCIe到SRIO桥接芯片；第二FPGA 4的DP输入接口连接VPX总线；第一FPGA 3和第二FPGA 4的UART接口均连接所述处理器平台；第一FPGA 3和第二FPGA 4之间通过LVDSx64接口连接，以互相交互数据。这样，本实施例中的FPGA系统既可以接收来自处理器平台的DP信号，也可以接收SRIO接口发送的信号，泛用性更高，此外，两个FPGA相互之间可以交互数据，因此，一些图像处理器作业可以先在第一FPGA 3完成，进而再发送给第二FPGA 4做剩余部分的处理，降低了每个FPGA的工作负荷，提高了图像信号的处理效率。

模块的供电电源6可以是12V电源和5V电源。

如图2所示为本实施例CPU模块的板卡结构示意图，其中，在第一器件安装区8和第二器件安装区9可以安装图1中的各种模块，在最下方的连接器安装区10只放置VPX总线的连接器。

综上，本次设计实现了一个VPX标准结构的性能强劲、功能丰富的高性能计算机平台。

以上对本实用新型所提供的一种基于VPX结构的CPU模块进行了详细介绍。本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以对本实用新型进行若干改进和修饰，这些改进和修饰也落入本实用新型权利要求的保护范围内。