一种防止单粒子翻转误动作的开入跳闸方法及系统与流程

本发明属于电力系统领域，特别涉及一种防止单粒子翻转误动作的开入跳闸方法及系统。

背景技术：

随着半导体技术的迅猛发展，器件的特征尺寸越来越小，工作电压越来越小，相应地，临界负荷越来越小，单粒子翻转效应越容易发生。单粒子翻转效应主要发生在数字电路中，如FPGA、SRAM、DRAM和CPU内的各类寄存器、存储器等，使存储的信息发生改变，导致程序出错。

为了解决上述问题，采用出口跳闸的方式，如图2所示的单粒子翻转的开入跳闸装置，该装置配置有一块电源插件、一块开入插件、一块CPU插件、一块人机接口插件、一块跳闸插件和一块信号插件。电源插件负责为装置提供电源。人机接口插件负责人机接口功能和对外通信功能。CPU插件除了完成相关自检功能和报告处理功能外，如图1所示，当CPU模块读取从设备本体来的输入量，且未读取到失电告警时，经过一定的延时时间，直接出口跳闸，防止对系统造成损坏。但是这种对单粒子翻转的判断方式存在一定的缺陷，因为当存放开入信息的内存器的信息发生改变，也会导致误出口跳闸，降低了出口跳闸的可靠性，并影响系统的运行。

技术实现要素：

本发明的目的在于提供一种防止单粒子翻转误动作的开入跳闸方法，用于解决现有技术中由于单粒子翻转误动作造成跳闸可靠性低的问题；本发明还提供了一种防止单粒子翻转误动作的开入跳闸系统，用于实现防止单粒子翻转误动作的开入跳闸方法，解决了现有技术中由于单粒子翻转误动作造成跳闸可靠性低的问题。

为实现上述目的，本发明的技术方案是：

一种防止单粒子翻转误动作的开入跳闸方法，通过两个微处理器模块同时读取设备发送的开入量，每个微处理器模块分别经过统一设定的延时时间均出口时，输出跳闸信号或将至少两个微处理器模块分别经过统一设定的延时时间均输出的出口信号同时输入到不小于3的奇数个与门逻辑内，经过与门逻辑处理后，将处理后的结果经过表决判断输出跳闸信号到跳闸模块。

本发明还提供了一种防止单粒子翻转误动作的开入跳闸系统，包括电源模块、跳闸模块、开入模块、信号模块、人机接口模块及至少2个微处理器模块，所述电源模块与跳闸模块、开入模块、信号模块、人机接口模块供电连接，所述人机接口模块分别与两个微处理器模块连接，所述开入模块分别与两个微处理器模块连接，所述人机接口模块用于人机交互与对外通信，所述CPU模块用于读取设备发送的开入量，所述开入模块用于向微处理器模块发送开入量，所述至少两个微处理器模块分别经过统一设定的延时时间均输出出口信号时，输出跳闸信号到跳闸模块；或将至少两个微处理器模块分别经过统一设定的延时时间均输出的出口信号同时输入到不小于3的奇数个与门逻辑内，经过与门逻辑处理后，将处理后的结果经过表决判断输出跳闸信号到跳闸模块。

进一步地，所述微处理器模块为CPU。

本发明的有益效果是：

本发明提供了一种防止单粒子翻转误动作的开入跳闸方法，把从设备本体来的开入量同时引入到两个CPU模块，当两个CPU模块读取到从设备本体来的开入量，且失电告警开入量没有来时，经过一定的延时后，两个CPU模块均出口；输出出口跳闸模块，允许跳开关；或将至少两个微处理器模块分别经过统一设定的延时时间均输出的出口信号同时输入到不小于3的奇数个与门逻辑内，经过与门逻辑处理后，将处理后的结果经过表决判断输出跳闸信号到跳闸模块，出口跳闸。避免了当一个CPU模块中存放入信息的内存器的的信息发生改变，造成单粒子翻转误动作导致出口误跳闸的问题，提高了出口跳闸的可靠性。

本发明的防止单粒子翻转误动作的开入跳闸系统，包括电源、跳闸模块、开入模块、信号模块、人机接口模块及2个CPU模块，与现有技术相比，仅仅增加了一个CPU模块，并没有增加新的工作量，该系统简单可行，便于大范围的使用；通过两个微处理器模块同时读取设备发送的开入量，每个微处理器模块分别经过统一设定的延时时间均出口时，输出跳闸信号或将至少两个微处理器模块分别经过统一设定的延时时间均输出的出口信号同时输入到不小于3的奇数个与门逻辑内，经过与门逻辑处理后，将处理后的结果经过表决判断输出跳闸信号到跳闸模块，提高了出口跳闸的可靠性。

附图说明

图1为现有技术中开入跳闸回路示意图；

图2为现有技术中开入跳闸单CPU回路硬件设计示意图；

图3为本发明的开入跳闸回路示意图；

图4为本发明的开入跳闸双CPU回路硬件设计示意图；

图5为本发明的另一种开入跳闸回路示意图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步的说明：

本发明的防止单粒子翻转误动作的开入跳闸系统，该系统包括电源、跳闸模块、开入模块、信号模块、人机接口模块，至少两个CPU模块，其中电源为装置供电，人机接口模块实现人机接口功能和对外通信功能，CPU模块除了完成相关自检功能的报告处理功能外，还可以经跳闸模块出口跳闸，经信号模块发信号，实现出口跳闸的功能。为了增加出口跳闸的可靠性，可以设置多个CPU模块，但是考虑经济成本和系统结构的复杂度，CPU模块不易设置的过多，本实施例采用两块CPU模块完成防止单粒子翻转误动作的开入跳闸系统。

现有技术中的防止单粒子翻转误动作的开入跳闸系统，只包括一个CPU模块，当检测到有单粒子翻转时，直接跳闸，当存放开入信息的内存器的信息发生改变，也将会导致出口跳闸，造成单粒子翻转的误动作，所以这种方式存在一定的缺陷，本发明在现有技术的基础上，考虑了经济成本的需求，在原来的防止单粒子翻转误操作的系统上仅仅增加了一个CPU模块，如图2所示，增加了CPU模块的系统并没有增加其他的新的设计工作量，简单可行，结构简单，便于实现。

本实施例以包括两个CPU模块的防止单粒子翻转误动作的系统为例，其具体的防止单粒子翻转误动作的方法的过程如下：

如图3所示的开入直接跳闸回路示意图，当第一CPU模块读取从设备本体来的开入量，此时设备本体来的开入量是高电位，且未读取到失电告警开入量，即失电告警开入量为低电位，且经过一定的延时，将设备本体来的开入量的高电位与失电告警开入量低电位相与，第一CPU模块输出出口信号；第二CPU模块读取从设备本体来的开入量，此时设备本体来的开入量是高电位，且未读取到失电告警开入量，即失电告警开入量为低电位，且经过一定的延时，将设备本体来的开入量的高电位与失电告警开入量低电位相与，第二CPU模块输出出口信号。再将第一CPU模块输出的出口信号与第二CPU模块输出的出口信号相与，输出出口跳闸信号，即当第一CPU模块与第二CPU模块都输出出口信号时，才输出出口跳闸信号。

两个CPU模块读取的从设备本体来的开入量存入内存器中，当单一CPU模块存放开入信息的内存器的信息发生改变时，将不会导致误出口跳闸，不会造成是由于单粒子翻转造成的出口跳闸的误判，提高了出口跳闸的可靠性。

为了进一步增加出口跳闸的可靠性，将两个CPU模块都输出的出口信号复制成三份，输入到三个与门逻辑电路中，经过逻辑处理后，输出处理后的信号，对输出的出口跳闸信号进行少数服从多数的表决判断，输出一个置信度高的出口信号到跳闸模块。只有当两重开入跳闸设计逻辑均动作时，才允许跳开关，同时检测出哪个CPU模块发生翻转并反馈修复。考虑到计算的复杂度及成本的需要，当实际应用时，该开入跳闸设计方法采用三重化配置，如图5所示。

上述实施例中，将两个CPU模块都输出的出口信号复制成三份，输入到三个与门逻辑电路中，作为其他实施方式，也可以复制成3、5、7。。。。。。n(n为奇数)份，输入到相对应数量的逻辑与门电路中。

上述实施例中，采用CPU模块读取设备的开入量，作为其他实施方式，还可以采用其他微处理器。

以上描述的仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。