本发明涉及一种模拟预失真系统,尤其是涉及一种基于补偿记忆效应的模拟预失真系统。
背景技术:
毫米波为波长为1~10毫米的电磁波,其频率范围为26.5~300ghz,拥有极宽的带宽,带宽高达273.5ghz,目前,毫米波在通信行业得到了广泛的应用。射频功率放大器(简称功放)作为通信系统的核心模块之一,其非线性失真一直是制约通信技术发展的关键问题。功放的记忆效应会使其非线性特性产生的失真分量不恒定,随着双音信号间隔的增大,imd(交调信号)会恶化,随着频率带宽的增大,会出现不稳定的现象。
在毫米波频段,功放拥有极宽的带宽,而记忆效应又是带宽的产物,在宽带宽下,记忆效应对功率放大器的影响不容忽视。功放的记忆效应从时域数据上分析,表现为当前输出不仅仅是当前时刻输入的函数,还与前几个时刻输入和输出的函数有关;从频域分析,功放的记忆效应体现为功放的响应随着频率而变化,这体现为互调分量的不对称性,即上边带互调分量幅度和相位均不相同,而且随着频率变化。补偿功放记忆效应成为了改善功放非线性的重要因素。
目前,主要采用预失真系统来改善功放非线性。现有的预失真系统分为有两种:数字预失真系统和模拟预失真系统。数字预失真系统主要通过高采样率的adc、fpga、数字预失真器和数字信号处理器来实现,其成本高昂,且数字信号处理器中储存的预失真处理算法比较复杂,高采样率的adc为fpga和数字信号处理器的吞吐量和计算速度带来沉重的压力,到了毫米波频段,数字预失真系统已不适用。模拟预失真系统仅通过传统的模拟预失真器来实现,操作人员通过观察功放预失真后输出端的信号来自主调整模拟预失真器的控制电压实现预失真参数的调节,其结构简单,价格低廉,可以用于毫米波频段,但是传统的模拟预失真器无法补偿功放的记忆效应,预失真精度并不高。
技术实现要素:
本发明所要解决的技术问题是提供一种结构简单、成本较低,可以用于毫米波频段功放的记忆效应补偿,预失真精度较高的基于补偿记忆效应的模拟预失真系统。
本发明解决上述技术问题所采用的技术方案为:一种基于补偿记忆效应的模拟预失真系统,包括模拟预失真器,所述的模拟预失真系统还包括n+2路延迟线、n个矢量调制器、第一合路器、第二合路器、下变频器、包络检波器、模数转换器和单片机,n为大于等于2的整数;所述的第1路延迟线的延迟时间为τl,所述的第j路延迟线的延迟时间为(j-1)*τx,j=2,3,…,n+2,
所述的模拟预失真器包括第一耦合器、第二耦合器、功分器、第一衰减器、第二衰减器、第一移相器、第二移相器、第三合路器、线性功放、延迟线、第一电阻、第二电阻和三阶交调发生器,所述的第一耦合器和所述的第二耦合器均为3db耦合器,分别具有第一输入端、第二输入端、第一输出端和第二输出端,所述的功分器具有输入端、第一输出端和第二输出端,所述的第三合路器具有第一输入端、第二输入端和输出端,所述的第一耦合器的第一输入端为所述的模拟预失真器的输入端,所述的第一耦合器的第二输入端和所述的第一电阻的一端连接,所述的第一电阻的另一端接地,所述的第一耦合器的第一输出端和所述的延迟线的一端连接,所述的延迟线的另一端和所述的第二耦合器的第一输入端连接,所述的第一耦合器的第二输出端和所述的功分器的输入端连接,所述的功分器的第一输出端与所述的第一衰减器的输入端连接,所述的功分器的第二输出端与和所述的三阶交调发生器的输入端连接,所述的第一衰减器的输出端和所述的第一移相器的输入端连接,所述的第一移相器的输出端和所述的第三合路器的第一输入端连接,所述的三阶交调发生器的输出端和所述的第三合路器的第二输入端连接,所述的第三合路器的输出端和所述的第二衰减器的输入端连接,所述的第二衰减器的输出端和所述的第二移相器的输入端连接,所述的第二移相器的输出端和所述的线性功放的输入端连接,所述的延迟线的另一端和所述的第二耦合器的第一输入端连接,所述的线性功放的输出端和所述的第二耦合器的第二输入端连接,所述的第二耦合器的第一输出端为所述的模拟预失真器的输出端,所述的第二耦合器的第二输出端和所述的第二电阻的一端连接,所述的第二电阻的另一端接地,所述的第一电阻和所述的第二电阻的阻值相同,均为50ω。该结构第一耦合器、第二耦合器、功分器、第一衰减器、第二衰减器、第一移相器、第二移相器、第三合路器、线性功放、延迟线、第一电阻、第二电阻和三阶交调发生器来实现模拟预失真功能,结构相对简单,在不改变基波信号幅度的条件下,能非常有效的调节三阶交调信号的相位与幅度,可调性极高的。
与现有技术相比,本发明的优点在于通过设置n+2路延迟线、n个矢量调制器、第一合路器、第二合路器、下变频器、包络检波器、模数转换器和单片机;第1路延迟线的延迟时间为τl,第j路延迟线的延迟时间为(j-1)*τx,j=2,3,…,n+2,
附图说明
图1为本发明的基于补偿记忆效应的模拟预失真系统的结构图;
图2为本发明的基于补偿记忆效应的模拟预失真系统中模拟预失真器的结构图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例一:如图1所示,一种基于补偿记忆效应的模拟预失真系统,包括模拟预失真器1,模拟预失真系统还包括n+2路延迟线、n个矢量调制器、第一合路器p1、第二合路器p2、下变频器2、包络检波器3、模数转换器4和单片机5,n为大于等于2的整数;第1路延迟线的延迟时间为τl,第j路延迟线的延迟时间为(j-1)*τx,j=2,3,…,n+2,
本实施例中,模拟预失真器1采用其技术领域的成熟产品实现。
实施例二:如图1所示,一种基于补偿记忆效应的模拟预失真系统,包括模拟预失真器1,模拟预失真系统还包括n+2路延迟线、n个矢量调制器、第一合路器p1、第二合路器p2、下变频器2、包络检波器3、模数转换器4和单片机5,n为大于等于2的整数;第1路延迟线的延迟时间为τl,第j路延迟线的延迟时间为(j-1)*τx,j=2,3,…,n+2,
如图2所示,本实施例中,模拟预失真器1包括第一耦合器u1、第二耦合器u2、功分器、第一衰减器、第二衰减器、第一移相器、第二移相器、第三合路器、线性功放、延迟线、第一电阻r1、第二电阻r2和三阶交调发生器,第一耦合器u1和第二耦合器u2均为3db耦合器,分别具有第一输入端、第二输入端、第一输出端和第二输出端,功分器具有输入端、第一输出端和第二输出端,第三合路器具有第一输入端、第二输入端和输出端,第一耦合器u1的第一输入端为模拟预失真器1的输入端,第一耦合器u1的第二输入端和第一电阻r1的一端连接,第一电阻r1的另一端接地,第一耦合器u1的第一输出端和延迟线的一端连接,延迟线的另一端和第二耦合器u2的第一输入端连接,第一耦合器u1的第二输出端和功分器的输入端连接,功分器的第一输出端与第一衰减器的输入端连接,功分器的第二输出端与和三阶交调发生器的输入端连接,第一衰减器的输出端和第一移相器的输入端连接,第一移相器的输出端和第三合路器的第一输入端连接,三阶交调发生器的输出端和第三合路器的第二输入端连接,第三合路器的输出端和第二衰减器的输入端连接,第二衰减器的输出端和第二移相器的输入端连接,第二移相器的输出端和线性功放的输入端连接,延迟线的另一端和第二耦合器u2的第一输入端连接,线性功放的输出端和第二耦合器u2的第二输入端连接,第二耦合器u2的第一输出端为模拟预失真器1的输出端,第二耦合器u2的第二输出端和第二电阻r2的一端连接,第二电阻r2的另一端接地,第一电阻r1和第二电阻r2的阻值相同,均为50ω。
本实施例中,模拟预失真器1中的延迟线的规格没有特定的限制,根据设计需要选取即可。