技术总结
本实用新型属于控制电路技术领域，提供了一种用于硬件板卡的上下电时序的控制电路及控制装置，该控制电路包括中央处理器、多组电源以及处理模块，处理模块接收中央处理器的控制信号，并依序对多组电源的上下电时序进行控制。由此通过处理模块对多组电源进行上下电时序控制，使得每组电源依序上下电，并处于稳定状态；同时由处理模块代替中央处理器对多组电源进行控制，减少了CPU的负载及提高了CPU的效率，解决了现有的硬件板卡上下电时序控制技术存在多组电源上下电工作错乱不稳定，以及因CPU直接对每组电源进行时序控制导致CPU的负载增加及降低了CPU效率的问题。
技术研发人员：乔士发
受保护的技术使用者：深圳市恒扬数据股份有限公司
文档号码：201720138157
技术研发日：2017.02.15
技术公布日：2017.09.22