本实用新型涉及的是服务器、存储设备等电子技术领域，尤其是一种防止上电电压波动的多硬盘供电装置。
背景技术：
在现有技术中，公知的技术是储硬盘在上电启动过程中，其耗电电流要比硬盘在正常运行过程中耗电电流大很多。同时，基于成本和能效考虑，一般情况下，存储硬盘功耗匹配和供电线路布局布线多是根据硬盘正常运行功耗进行设计，因此，当服务器中的多组存储硬盘同时上电启动时，由于瞬间启动电流过大，存在电源失配的风险。
为防止硬盘启动过程中的电源失配问题，多采用硬盘分时供电方案，而在传统的硬盘分时供电系统中，通常采用增加额外的电源检测模块进行硬盘供电电压检测，进而控制多组硬盘电源分时上电的策略，虽然在一定程度上解决了存储硬盘上电过程中的电源失配问题，但是电源检测模块的引入不仅增加了硬盘供电方案的结构复杂度，也使得设计成本急剧增加，与此同时，一旦电源检测模块中的微处理器（ARM、CPLD等）受到干扰而工作失稳，会导致整个服务器或存储设备出现存储异常，严重威胁设备的稳定可靠运行。这是现有技术所存在的不足之处。
技术实现要素：
本实用新型的目的，就是针对现有技术所存在的不足，而提供一种防止上电电压波动的多硬盘供电装置，该方案解决硬盘在上电启动过程中耗电电流大所导致的电源失配问题，可应用于硬盘所需不同电压等级的直流电源供电线路，使其具有多组硬盘自动分时上电功能，无需微处理器进行电压检测，降低了供电线路整体设计成本，提高了系统的抗干扰性；同时，系统采用低成本冗余设计，保证服务器存储设备稳定运行。
本方案是通过如下技术措施来实现的：一种防止上电电压波动的多硬盘供电装置，包括供电电源和多级硬盘，多级硬盘中的每一级硬盘均通过缓冲电路与上一级硬盘连接，第一级硬盘与供电电源连接；
所述的缓冲电路包括第一场效应晶体管Q1，Q1的源极s与上一级硬盘的供电端连接，Q1的源极s通过第一电阻R1与Q1的栅极g连接，Q1的栅极g通过第二电阻R2接地，Q1的漏极d与本级硬盘供电端连接，Q1的源极s与第二场效应晶体管Q2的源极s连接，Q2的源极s通过第三电阻R3与Q2的栅极g连接，Q2的栅极g通过第四电阻R4接地，Q2的漏极d与本级硬盘供电端连接。
所述的第一场效应晶体管Q1和第二场效应晶体管Q2均为P沟道场效应晶体管。
每一硬盘的供电端通过瞬态抑制二极管TVS接地。
所述的第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4均为贴片电阻。
本方案的有益效果可根据对上述方案的叙述得知，由于在该方案中所述场效应晶体管源极（S端）接上一级硬盘电源，漏极（D端）接本级硬盘电源和后续电路，主要用于当上一级电源电压达到额定值后导通为下一级硬盘供电，待下一级硬盘电源电压达到额定后作为后续电路供电线路；电阻为位于场效应晶体管源极（S端）与漏极（D端）、场效应晶体管漏极（D端）和地之间的贴片电阻，对上一级电源电压进行分压，待上一级电源电压达到额定值后，用于驱动场效应晶体管导通为下一级硬盘及后续电路供电；瞬态抑制二极管TVS位于硬盘电源输入端口，防止硬盘电源瞬间波动对硬盘及后续电路产生干扰；设置两个P沟道场效应晶体管，这样的并联冗余设计不仅增加了线路的通流能力，，利用场效应晶体管管导通电阻的正温度系数，当某一支路电流增大时，温度上升，导通电阻亦随之增大，促使电流分配到其他导通电阻相对较小的P沟道场效应晶体管电路上，从而实现并联电路自动均流。本方案采用多硬盘供电系统采用常用的P-MOS与贴片电阻搭建而成，电路结构简单，PCB布局占用面积小，降低板材成本；无需ARM、CPLD等控制器，整体抗干扰能力强，基本不受外部电磁干扰影响，节约器件成本。用P-MOS冗余设计，不仅可以保证系统在某一支路故障时供电电路仍能安全工作，而且，巧妙利用MOS管导通电阻的正温度系数，自动实现两组线路自动均流功能。由此可见，本实用新型与现有技术相比，具有实质性特点和进步，其实施的有益效果也是显而易见的。
附图说明
图1为本实用新型具体实施方式的结构示意图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过一个具体实施方式，并结合其附图，对本方案进行阐述。
通过附图可以看出，本方案的防止上电电压波动的多硬盘供电装置，包括供电电源DC和多级硬盘，在本实施例中列出了六个硬盘，多级硬盘中的每一级硬盘均通过缓冲电路与上一级硬盘连接，第一级硬盘与供电电源连接。
硬盘2和硬盘1之间的缓冲电路包括第一场效应晶体管Q1，Q1的源极s与硬盘1的供电端连接，硬盘1的供电端与供电电源DC的正极连接，供电电源DC的负极接地，Q1的源极s通过电阻R11与Q1的栅极g连接，Q1的栅极g通过电阻R12接地，Q1的漏极d与硬盘2供电端连接，Q1的源极s与第二场效应晶体管Q2的源极s连接，Q2的源极s通过电阻R13与Q2的栅极g连接，Q2的栅极g通过电阻R14接地，Q2的漏极d与硬盘2供电端连接。
硬盘3和硬盘2之间的缓冲电路包括场效应晶体管Q3，Q3的源极s与硬盘2的供电端连接，Q3的源极s通过电阻R21与Q3的栅极g连接，Q3的栅极g通过电阻R22接地，Q3的漏极d与硬盘3供电端连接，Q3的源极s与场效应晶体管Q4的源极s连接，Q4的源极s通过电阻R23与Q4的栅极g连接，Q4的栅极g通过电阻R24接地，Q4的漏极d与硬盘3供电端连接。
硬盘5和硬盘4之间的缓冲电路包括场效应晶体管Q5，Q5的源极s与硬盘4的供电端连接，硬盘4的供电端与供电电源DC的正极连接， Q5的源极s通过电阻R31与Q5的栅极g连接，Q5的栅极g通过电阻R32接地，Q5的漏极d与硬盘5供电端连接，Q5的源极s与场效应晶体管Q6的源极s连接，Q6的源极s通过电阻R33与Q6的栅极g连接，Q6的栅极g通过电阻R34接地，Q6的漏极d与硬盘5供电端连接。
硬盘6和硬盘5之间的缓冲电路包括场效应晶体管Q7，Q7的源极s与硬盘5的供电端连接，Q7的源极s通过电阻R41与Q7的栅极g连接，Q7的栅极g通过电阻R42接地，Q7的漏极d与硬盘6供电端连接，Q7的源极s与场效应晶体管Q8的源极s连接，Q8的源极s通过电阻R43与Q8的栅极g连接，Q8的栅极g通过电阻R44接地，Q8的漏极d与硬盘6供电端连接。
所述的效应晶体管均为P沟道场效应晶体管。电阻R4均为贴片电阻。每一硬盘的供电端均通过瞬态抑制二极管TVS接地。