验证环境平台及验证方法、计算机装置及可读存储介质与流程

本发明涉及计算机技术领域，特别涉及验证环境平台及验证方法、计算机装置及可读存储介质。

背景技术：

现有常采用通用验证方法来对待验证场景进行验证。比如，采用基于覆盖率驱动的随机验证方法，通过对输入信号进行随机取值，可以穷尽输入控制的所有组合，从而达到验证的完备性，避免验证的遗漏。

然而，由于现有通用验证方法，往往需要sequence(数据包产生组件)、sequencer(控制数据包产生的组件)、drvier(数据驱动组件)、monitor(数据监测组件)、env(环境组件)、scoreboard(数据计分板组件)等诸多验证组件来搭建验证环境平台，整个验证环境平台中组件数量较多，且组件间的通信较为复杂。

如图1所示为现有基于通用验证方法搭建的支持数据收发的验证环境平台的逻辑结构示意图，其中：

(1)数据产生组件sequence100，基于实际设计电路应用需求，在数据控制组件sequencer101的控制下，产生满足验证场景需求的数据包。

(2)数据控制组件sequencer101根据验证测试场景的需求，触发数据产生组件sequence100产生需要的数据包，并通过数据端口port把数据包传递给数据驱动组件driver102。

(3)数据驱动组件driver102接收到数据控制组件sequencer101通过数据端口port送来的数据包后，把数据包转化为符合设计电路输入接口协议要求的数据流，并送给待测试设计电路(designundertest，即dut)103作为接收电路的输入数据信号。

(4)待测试设计电路dut103把输入的接收数据在设计电路内部完成输入数据流转化为数据包格式，并把数据包格式的数据完成数据解码操作，最后把解码后数据写入数据存储区，该数据作为待测试设计电路dut103实际的解码数据。

(5)输入接口数据处理组件in_data_pro104，把输入接口的数据流采集下来，并把采集到的数据流转换为符合数据接收解码模型

rx_decoder_mdl105格式要求的数据包，准备送往数据接收解码模型rx_decoder_mdl105。

(6)数据接收解码模型rx_decoder_mdl105把输入接口数据处理组件in_data_pro104送来的数据包完成数据解码，作为期望的golden数据，通过数据端口port送往数据计分板组件scb(scoreboard)112内部的接收数据比较组件rx_cmp107。

(7)第一数据读出组件rx_data_rd106完成从待测试设计电路

dut103的存储器读出接收解码后数据包(即真实解码数据包)，也就是说，第一数据读出组件106用于读出dut103接收解码后的数据；然后，通过数据端口port送往数据计分板组件scb112内部的接收数据比较组件rx_cmp107。

(8)接收数据比较组件rx_cmp107把待测试设计电路dut103送来的真实解码数据包和解码模型rx_decoder_mdl105送来的数据包进行实时比较，从而判断待测试设计电路dut103接收数据功能是否符合设计spec(specification，规范)的要求。

(9)若待测试设计电路dut103工作于数据发送模式，第二数据读出组件tx_data_rd108用于从待测试设计电路dut103的存储区读出未编码待发送的原始数据，也就是说，第二数据读出组件108用于读出待发送编码前的原始数据。然后将该原始数据送往数据发送编码模型tx_coder_mdl109。

(10)数据发送编码模型tx_coder_mdl109根据实际应用需求，采用对应的编码算法对待发送原始数据进行编码，然后通过数据端口port把编码后的数据作为发送的golden数据准备送往数据计分板组件112内部的发送数据比较组件tx_cmp111。

(11)输出接口数据处理组件out_data_pro110，把待测试设计电路dut103的输出接口数据流采集下来，并转化为符合要求的数据包格式，作为待测试设计电路dut103的实际数据，通过数据端口port准备送往计分板组件scb112内部的发送数据比较组件tx_cmp111。

(12)发送数据比较组件tx_cmp111把发送数据的golden数据和待测试设计电路dut103真实的发送数据进行比较，以判断待测试设计电路dut103发送功能是否符合设计spec(specification，规范)的要求。

在如图1所示的现有验证环境平台中，支持发送和接收的验证组件共存于验证环境平台，由于实际设计电路在某一时刻要么处于数据发送模式，要么处于数据接收模式，也就是说，数据发送和数据接收不会在某一时刻共存，二者是排他性的互斥关系。在具体实施过程中，图1所示的验证环境平台存在以下问题：

(1)在待测试设计电路dut103工作于接收模式时，支持数据发送的输出接口数据处理组件out_data_pro110仍然在采集待测试设计电路dut103的输出数据接口，而无论发送接口上是否有数据，并且把无效数据仍然传给数据计分板组件scb112。而且支持数据发送的组件数据发送编码模型tx_coder_mdl109仍然在接收数据存储区的读取值，并把数据存储区的数据在数据发送编码模型tx_coder_mdl109里面处理，并进一步送给数据计分板组件scb112，然而这些发送的操作在接收模式下完全是无效操作。也就是说，在待测试设计电路dut103工作于接收模式时，支持发送模式的验证组件仍然存在于验证环境平台中，继续参与环境的编译和运行，代码执行效率不高。

(2)在待测试设计电路dut103工作于发送模式时，支持数据接收的输入接口数据处理组件in_data_pro104仍然在采样待测试设计电路dut103的输入接口上的数据，而无论输入接口上是否有数据，并且把无效数据仍然传给数据接收解码模型rx_decoder_mdl105，并进一步把数据接收解码模型rx_decoder_mdl105的输出送给数据计分板组件scb112。而且支持数据接收的第一数据读出组件rx_data_rd106读取数据存储区的操作仍在发生，并把数据存储区当前值还送给数据计分板组件scb112去做数据接收功能的数据比较，然而这些接收的操作在发送模式下完全是无效操作。也就是说，在待测试设计电路dut103工作于发送模式时，支持接收模式的验证组件仍然存在于验证环境平台中，继续参与环境的编译和运行，代码执行效率不高。

可见，现有验证环境平台的搭建复杂度高，验证环境代码的编译和运行有冗余。

技术实现要素：

本发明实施例提供一种验证环境平台及验证方法、计算机装置及可读存储介质，用于解决现有验证环境平台的搭建复杂度高的技术问题。

第一方面，本发明实施例提供了一种验证环境平台，包括，待测试设计电路、数据接收监测模块、数据发送监测模块；其中，

所述待测试设计电路用于将接收的第一数据流转化成数据包格式的第一数据包，并对所述第一数据包进行解码操作，输出解码后的第二数据流；

所述数据接收监测模块与所述待测试设计电路电连接，在所述待测试设计电路处于数据接收模式时，所述数据接收监测模块接收所述第一数据流并进行验证；

所述数据发送监测模块与所述待测试设计电路电连接，在所述待测试设计电路处于数据发送模式时，所述数据发送监测模块用于接收所述第二数据流并进行验证。

在本发明实施例的技术方案中，在待测试设计电路处于数据接收模式时，仅数据接收监测模块相关的组件工作，并通过对输入待测试设计电路的第一数据流进行验证，从而实现对待测试设计电路接收功能的验证。在待测试设计电路处于数据发送模式时，仅数据发送监测模块相关的组件工作，并通过对从待测试设计电路输出的第二数据流进行验证，从而实现对待测试设计电路发送功能的验证。也就是说，把验证环境平台中用于验证发送和接收的模块物理上分别独立开，从而避免了不同模式间组件的不必要干扰，进而降低了验证环境平台的搭建复杂度，同时有效避免了验证环境代码的编译和运行的冗余。

可选地，所述数据接收监测模块由输入接口数据处理组件、数据接收解码模型、第一数据读出组件以及接收数据比较组件集成；其中，

所述输入接口数据处理组件用于采集所述第一数据流，并将所述第一数据流转化成符合所述数据接收解码模型格式要求的第二数据包；

所述数据接收解码模型与所述输入接口数据处理组件电连接，所述数据接收解码模型用于接收所述第二数据包，并解码所述第二数据包，获得解码后的第三数据流，并将所述第三数据流作为期望数据；

所述第一数据读出组件与所述接收数据比较组件电连接，所述第一数据读出组件用于读出所述第二数据流并发送至所述接收数据比较组件；

所述接收数据比较组件分别与所述数据接收解码模型和所述第一数据读出组件电连接，所述接收数据比较组件用于将所述第三数据流与所述第二数据流进行比较。

在本发明实施例的技术方案中，将输入接口数据处理组件、数据接收解码模型、第一数据读出组件以及接收数据比较组件集成为数据接收监测模块，进而通过该数据接收监测模块对待测试设计电路的接收功能进行验证。也就是说，通过将用于验证待测试设计电路接收功能的相关组件集成在一起，来验证待测试设计电路的接收功能，从而实现了验证环境平台中数据接收部分的独立性。

可选地，所述数据发送监测模块由第二数据读出组件、数据发送编码模型、输出接口数据处理组件以及发送数据比较组件集成；其中，

所述第二数据读出组件用于读出待发送的原始数据，并将所述原始数据发送至所述数据发送编码模型；

所述数据发送编码模型与所述第二数据读出组件电连接，所述数据发送编码模型用于对所述原始数据进行编码，获得编码后的第三数据包，并将所述第三数据包作为期望数据；

所述输出接口数据处理组件用于采集所述第二数据流，并将所述第二数据流转化成数据包格式的第四数据包；

所述发送数据比较组件分别与所述数据发送编码模型和所述输出接口数据处理组件电连接，所述发送数据比较组件用于将所述第三数据包与所述第四数据包进行比较。

在本发明实施例的技术方案中，将第二数据读出组件、数据发送编码模型、输出接口数据处理组件以及发送数据比较组件集成为数据发送监测模块，进而通过该数据发送监测模块对待测试设计电路的发送功能进行验证。也就是说，通过将用于验证待测试设计电路发送功能的相关组件集成在一起，来验证待测试设计电路的发送功能，从而实现了验证环境平台中数据发送部分的独立性。

可选地，所述验证环境平台包括数据控制组件、数据产生组件、数据驱动组件；其中，

所述数据控制组件与所述数据产生组件电连接，所述数据控制组件用于控制所述数据产生组件产生第五数据包；

所述数据驱动组件与所述数据控制组件电连接，所述数据驱动组件用于接收所述第五数据包，并将所述第五数据包转化成符合所述待测试设计电路接口协议的所述第一数据流。

可选地，所述待测试设计电路具体为用于收发音频数据、图像数据、视频数据的电路。

第二方面，本发明实施例还提供了一种基于第一方面所述的验证环境平台的验证方法，所述方法包括：

所述待测试设计电路将接收的第一数据流转化成数据包格式的第一数据包，并对所述第一数据包进行解码操作，输出解码后的第二数据流；

在所述待测试设计电路处于数据接收模式时，所述数据接收监测模块接收所述第一数据流并进行验证；

在所述待测试设计电路处于数据发送模式时，所述数据发送监测模块用于接收所述第二数据流并进行验证。

可选地，若所述待测试设计电路处于数据接收模式，所述方法还包括：所述输入接口数据处理组件采集所述第一数据流，所述第一数据流通过所述数据接收解码模型、所述第一数据读出组件、所述接收数据比较组件，内部的函数传递或任务执行来传输。

可选地，若所述待测试设计电路处于数据发送模式，所述方法还包括：

所述输出接口数据处理组件采集所述第二数据流，所述第二数据流通过所述第二数据读出组件、所述数据发送解码模型、所述发送数据比较组件，内部的函数传递或任务执行来传输。

第三方面，本发明实施例还提供一种计算机装置，所述计算机装置包括处理器，所述处理器用于执行存储器中存储的计算机程序时实现如第二方面所述的验证方法的步骤。

第四方面，本发明实施例还提供了一种可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如第二方面所述的验证方法的步骤。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例。

图1为现有基于通用验证方法搭建的支持数据收发的验证环境平台的逻辑结构示意图；

图2为本发明实施例提供的一种验证环境平台的结构示意图；

图3为待测试设计电路的逻辑结构示意图；

图4为本发明实施例提供的一种验证环境平台中数据接收监测模块10的逻辑结构示意图；

图5为本发明实施例提供的一种验证环境平台中数据发送监测模块20的逻辑结构示意图；

图6为本发明实施例提供的一种验证环境平台的逻辑结构示意图；

图7为本发明实施例提供的一种验证环境平台的验证方法的方法流程图。

具体实施方式

本发明的说明书和权利要求书及上述附图中的“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”以及它们的任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

为了更好的理解上述技术方案，下面通过附图以及具体实施例对本发明技术方案做详细的说明，应当理解本发明实施例以及实施例中的具体特征是对本发明技术方案的详细的说明，而不是对本发明技术方案的限定，在不冲突的情况下，本发明实施例以及实施例中的技术特征可以相互结合。

请参考图2，本发明实施例提供了一种验证环境平台，包括待测试设计电路103、数据接收监测模块10、数据发送监测模块20；其中，

待测试设计电路103用于将接收的第一数据流转化成数据包格式的第一数据包，并对所述第一数据包进行解码操作，输出解码后的第二数据流；

数据接收监测模块10与待测试设计电路103电连接，在待测试设计电路103处于数据接收模式时，数据接收监测模块10接收所述第一数据流并进行验证；

数据发送监测模块20与待测试设计电路103电连接，在待测试设计电路103处于数据发送模式时，数据发送监测模块20用于接收所述第二数据流并进行验证。

在本发明实施中，待测试设计电路103的逻辑结构图如图3所示。具体来讲，输入信号通过输入接口送入待测试设计电路103，该待测试设计电路103中的数据接收电路001把符合输入接口协议的数据流接收下来，并转化为数据解码电路002可接收的数据包格式；数据解码电路002把接收的编码数据包进行解码处理；数据解码电路002把解码后的数据包写入数据存储电路003，数据存储电路003具体可以是寄存器或者普通的memory(内存)，比如sram(staticrandom-accessmemory，静态随机存取存储器)、flashmemory(闪存)、sdram(synchronousdynamicrandomaccessmemory，同步动态随机存储器)等。数据存储电路003是一段共享的存储，既可以用来存储接收解码后的数据，也可以用于存储待发送的原始数据。如果待测试设计电路103工作于数据发送模式，则读取存储数据电路004把数据存储电路003中对应存储区内存储的待发送原始数据读出来，并准备送往数据编码电路005。数据编码电路005则把待发送的原始数据根据实际应用需要，选择合适的算法进行数据编码，并准备送往数据发送电路006。数据发送电路006把编码后的数据包转换为符合输出接口协议的数据流，通过发送接口把编码后的数据发送出去，即完成数据发送的操作。

在本发明实施例中，待测试设计电路103具体为用于收发音频数据的电路，还可以是用于收发图像数据的电路，还可以是用于收发视频数据的电路，当然，本领域技术人员可以根据实际需要来设计不同的待测试设计电路103，在此就不再赘述了。

在本发明实施例中，在待测试设计电路103具体为用于收发音频数据的电路时，所采用的编解码算法具体为音频编解码算法，比如，数据压缩解压缩的u-law、a-law算法，音频编码mp3、aac算法等。

在本发明实施例中，在待测试设计电路103具体为用于收发图像数据的电路时，所采用的编解码算法具体为图像编解码算法，比如，jpeg、png、bmp等。

在本发明实施例中，在待测试设计电路103具体为用于收发视频数据的电路时，所采用的编解码算法具体为视频编解码算法，比如，mpeg2、mpeg4、h.26x等。

当然，针对不同的待测试设计电路103，本领域技术人员还可以根据实际需要来选择相应的编解码算法来实现对相应数据的处理，在此就不再赘述了。

在本发明实施例中，在待测试设计电路103处于数据接收模式时，仅数据接收监测模块10相关的组件工作，并通过对输入待测试设计电路103的第一数据流进行验证，从而实现对待测试设计电路103接收功能的验证。在待测试设计电路103处于数据发送模式时，仅数据发送监测模块20相关的组件工作，并通过对从待测试设计电路103输出的第二数据流进行验证，从而实现对待测试设计电路103发送功能的验证。也就是说，把验证环境平台中用于验证发送和接收的模块物理上分别独立开，从而避免了不同模式间组件的不必要干扰，进而降低了验证环境平台的搭建复杂度。

在本发明实施例中，为了实现验证环境平台中数据接收部分的独立性，数据接收监测模块10由输入接口数据处理组件104、数据接收解码模型105、第一数据读出组件106以及接收数据比较组件107集成；如图4所示为数据接收监测模块10的逻辑结构示意图，其中，

输入接口数据处理组件104用于采集所述第一数据流，并将所述第一数据流转化成符合所述数据接收解码模型格式要求的第二数据包；

数据接收解码模型105与输入接口数据处理组件104电连接，数据接收解码模型105用于接收所述第二数据包，并解码所述第二数据包，获得解码后的第三数据流，并将所述第三数据流作为期望数据；

第一数据读出组件106与接收数据比较组件107电连接，该第一数据读出组件106用于读出所述第二数据流并发送至所述接收数据比较组件107；

接收数据比较组件107分别与数据接收解码模型105和所述第一数据读出组件106电连接，接收数据比较组件107用于将所述第三数据流与所述第二数据流进行比较。

在具体实施过程中，集成数据接收监测模块10的输入接口数据处理组件104、数据接收解码模型105、第一数据读出组件106以及接收数据比较组件107的各个组件的作用在上述内容中已经进行了详细的描述，在此就不再赘述了。在本发明实施例中，由于将这些组件集成为数据接收监测模块10，因此，在具体实施过程中，除了输入接口数据处理组件104需要采集待测试设计电路103输入接口数据流之外，其它处理组件之间的数据传输属于同一个验证组件内部算法function(函数)的参数传递或者task(任务)的执行，没有了现有技术中验证组件之间通过数据端口port进行数据同步传输的要求。因此，在本发明实施例的技术方案中，通过将用于验证待测试设计电路103接收功能的相关组件集成在一起形成数据接收监测模块10，进而来验证待测试设计电路103的接收功能，从而实现了验证环境平台中数据接收部分的独立性。

在本发明实施例中，在验证环境平台编译执行时，如果当前执行的是验证待测试设计电路103的接收功能，则可以把处理待测试设计电路103数据发送的数据发送监测模块20旁路掉。如果当前执行的是验证待测试设计电路103的发送功能，则可以把处理待测试设计电路103数据接收的数据接收监测模块10旁路掉。从而提高了代码执行效率，又减少了验证环境平台在运行时对内存空间的占用。

在本发明实施例中，为了实现验证环境平台中数据发送部分的独立性，数据发送监测模块20由第二数据读出组件108、数据发送编码模型109、输出接口数据处理组件110以及发送数据比较组件111集成；如图5所示为数据发送监测模块20的逻辑结构示意图，其中，

第二数据读出组件108用于读出待发送的原始数据，并将所述原始数据发送至数据发送编码模型109；

数据发送编码模型109与第二数据读出组件108电连接，数据发送编码模型109用于对所述原始数据进行编码，获得编码后的第三数据包，并将所述第三数据包作为期望数据；

输出接口数据处理组件110用于采集所述第二数据流，并将所述第二数据流转化成数据包格式的第四数据包；

发送数据比较组件111分别与数据发送编码模型109和输出接口数据处理组件110电连接，发送数据比较组件111用于将所述第三数据包与所述第四数据包进行比较。

在具体实施过程中，集成数据发送监测模块20的第二数据读出组件108、数据发送编码模型109、输出接口数据处理组件10以及发送数据比较组件111的各个组件的作用在上述内容中已经进行了详细的描述，在此就不再赘述了。在本发明实施例中，由于将这些组件集成为数据发送监测模块20，因此，在具体实施过程中，除了输出接口数据处理组件110需要采集待测试设计电路103输出接口数据流之外，其它处理组件之间的数据传输属于同一个验证组件内部算法function(函数)的参数传递或者task(任务)的执行，没有了现有技术中验证组件之间通过数据端口port进行数据同步传输的要求。因此，在本发明实施例的技术方案中，通过将用于验证待测试设计电路103发送功能的相关组件集成在一起形成数据发送监测模块20，进而来验证待测试设计电路103的发送功能，从而实现了验证环境平台中数据发送部分的独立性。

在本发明实施例中，由于将接收功能相关的组件集成为数据接收监测模块10，以及将发送功能相关的组件集成为数据发送监测模块20，整个验证环境平台无需数据计分板组件scb112，在本发明实施例中可以将数据计分板组件scb112去掉，从而精简了验证环境平台中的组件数量，且降低了组件间的数据通信和握手操作，从而降低了验证环境平台的复杂度。

此外，在本发明实施例中，也可以根据实际需要对验证环境平台进行裁剪，如果待测试设计电路103仅支持数据发送，则可以把验证环境平台中负责处理数据接收的部分直接裁剪掉，比如，将数据接收监测模块10直接裁剪掉。如果待测试设计电路103仅支持数据接收，则可以把验证环境平台中负责处理数据发送的部分直接裁剪掉，比如，将数据发送监测模块20直接裁剪掉。再比如，如果待测试设计电路103存在原始数据不经编码处理直接发送出去的需求，在验证其数据发送功能时，可以把负责发送数据的数据发送编码模型109旁路掉。再比如，如果待测试设计电路103存在原始数据不经编码处理直接发送出去的需求，在验证其数据接收功能时，可以把负责接收数据的数据接收解码模型105旁路掉。从而降低了验证环境平台搭建的复杂度。当然，本领域技术人员还可以根据实际需要来对本发明实施例中的验证环境平台进行进一步的改善，在此就不再赘述了。

在本发明实施例中，验证环境平台还包括数据控制组件101、数据产生组件100、数据驱动组件102；其中，

控制数据包产生的组件101与数据包产生组件100电连接，数据控制组件101用于控制数据产生组件100产生第五数据包；

数据驱动组件102与数据控制组件101电连接，数据驱动组件102用于接收所述第五数据包，并将所述第五数据包转化成符合待测试设计电路103接口协议的所述第一数据流。

在具体实施过程中，数据控制组件101、数据产生组件100、数据驱动组件102的各个组件的作用在上述内容中已经进行了详细的描述，在此就不再赘述了。

在对本发明实施例中的验证环境平台所包括的各个组件进行介绍之后，本发明实施例中的验证环境平台的逻辑结构示意图具体可参见如图6所示。

此外，在相关技术人员调试现有验证环境平台时，当调试待测试设计电路103的发送模式时，还要考虑接收操作的这些代码对验证环境平台的影响；当调试待测试设计电路103的接收模式时，也得考虑发送操作的这些代码对验证环境平台的影响。这都明显增加了搭建验证环境平台的复杂度和调试验证环境平台的工作量。而且，由于现有验证环境平台存在多个验证组件之间通过数据端口port传递数据的操作，这在调试验证环境平台里面是很大的工作量，时常发生的故障使各组件之间数据传输不成功，数据传送不到目标组件；或者，传输的数据在时序上没有处理好同步，接收方获取的数据有可能是发送方前一个时刻点或者后一个时刻点的数据，导致数据比对错误，影响正常的判断；或者，数据比对刚好通过了，反而掩盖了待测试设计电路103的设计电路错误，无论是在项目的后期才发现该设计缺陷还是该问题一直到流片出去都未发现，造成成本无端浪费，对项目的风险是非常大的。而本发明实施例中的验证环境平台，整个验证环境平台更精简，结构上面更清晰。且本发明实施例中的验证环境平台，通过把验证环境平台相关性强的功能集成起来，减少了验证组件的数量并使验证组件之间的交互减少，降低了验证环境平台搭建的复杂度和减少了调试验证环境的工作量。此外，还保证了接收数据功能与发送数据功能间的独立性，消除了数据接收、数据发送处理代码之间相互干扰的可能性。进而提高了验证代码的执行效率，减少了验证环境平台运行时对内存空间的占用，节约了内存资源。

基于同样的发明构思，请参考图7，本发明实施例还提供了一种验证环境平台的验证方法，所述方法包括：

s101：所述待测试设计电路将接收的第一数据流转化成数据包格式的第一数据包，并对所述第一数据包进行解码操作，输出解码后的第二数据流；

s102：在所述待测试设计电路处于数据接收模式时，所述数据接收监测模块接收所述第一数据流并进行验证；

s103：在所述待测试设计电路处于数据发送模式时，所述数据发送监测模块用于接收所述第二数据流并进行验证。

在具体实施过程中，步骤s102与步骤s103之间无执行的先后顺序，具体可以是先执行步骤s102，然后执行步骤s103；还可以是先执行步骤s103，然后执行步骤s102。在具体实施过程中，还可以是在步骤s101之后仅执行步骤s102，还可以是在步骤s101之后仅执行步骤s103。步骤s101至步骤s103的具体实现过程在上述描述中已经进行了详述，在此就不再赘述了。图7中仅示出了执行完步骤s101之后，依次执行步骤s102至步骤s103的方法流程图，本领域技术人员当然还可以根据实际使用习惯来设计验证方法的具体实现过程，在此就不一一举例说明了。

在本发明实施例中，若所述待测试设计电路处于数据接收模式，所述方法还包括：

所述输入接口数据处理组件采集所述第一数据流，所述第一数据流通过所述数据接收解码模型、所述第一数据读出组件、所述接收数据比较组件，内部的函数传递或任务执行来传输。

在本发明实施例中，若所述待测试设计电路处于数据发送模式，所述方法还包括：

所述输出接口数据处理组件集所述第二数据流，所述第二数据流通过所述第二数据读出组件、所述数据发送解码模型、所述发送数据比较组件，内部的函数传递或任务执行来传输。

基于同一发明构思，本发明实施例还提供了一种计算机装置，所述计算机装置包括处理器，所述处理器用于执行存储器中存储的计算机程序时实现如本发明实施例提供的验证方法的步骤。

可选的，处理器具体可以是中央处理器、特定应用集成电路(英文：applicationspecificintegratedcircuit，简称：asic)，可以是一个或多个用于控制程序执行的集成电路。

可选的，该计算机装置还包括与处理器连接的存储器，存储器可以包括只读存储器(英文：readonlymemory，简称：rom)、随机存取存储器(英文：randomaccessmemory，简称：ram)和磁盘存储器。存储器用于存储处理器运行时所需的数据，即存储有可被处理器执行的指令，处理器通过执行存储器存储的指令，执行如图7所示的方法。其中，存储器的数量为一个或多个。其中，存储器不是必选的功能模块。

其中，该计算机装置可以用于执行图7所示的实施例所提供的方法。因此关于该设备中各功能模块所能够实现的功能，可参考图7所示的实施例中的相应描述，不多赘述。

本发明实施例还提供一种可读存储介质，其中，可读存储介质存储有计算机程序，当计算机程序在计算机上运行时，使得计算机执行如图7所述的验证方法。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：通用串行总线闪存盘(universalserialbusflashdisk)、移动硬盘、只读存储器(read-onlymemory，rom)、随机存取存储器(randomaccessmemory，ram)、磁碟或者光盘等各种可以存储程序代码的介质。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。