专利名称：提高存储器仿真法性能的增强型硬件的制作方法
技术领域：
本发明一般涉及基于微处理器的电子系统的测试和故障查找，更准确地说，涉及使用存储器仿真技术对基于微处理器的电子系统的内核进行的测试和故障查找。
本申请与以下和本申请同时提交的申请相关，即，J.Polstra，M.Scott和B.White的“系统自动诊断的内核测试接口和方法”，J.Polstra的“基于存储器存取分析的内核电路自动验证”，以及B.White，J.Polstra和C.Johnson的“验证内核数据总线的设备、方法和数据结构”，这些都已转让给本发明的受让人。
随着在消费和工业产品中对复杂的、基于微处理器的系统的广泛使用，电路故障的测试和诊断的自动化、特别是对这种系统的内核进行电路故障的测试和诊断的自动化，变得极为需要，在本领域中众所周知，这种系统的内核是指微处理器(μP)本身以及相关元件，具体是指存储器、时钟、地址总线和数据总线，为了能够正常运行，微处理器与这些元件的正确配合是必不可少的。其中，用测试设备仿真内核元件的所谓仿真测试器，由于即使在该内核连最低限度运转也达不到的情况下，也能够对所述内核作较详细的诊断，所以已越来越普及地用于功能测试。
一种类型的仿真测试器是微处理器仿真器，该仿真器作为授给K.S.Bhaskar等人的美国专利4，455，654中所描述的测试器的例子，(该项专利与本发明共同转让给受让人，特此引入作为对比文件);在该系统中，通过取走被测部件(UUT)的微处理器(μP)并通过UUT的μP插孔连接该测试系统而实现其与UUT的连接。
另一种类型的仿真式测试器是ROM(或，更一般说是存储器)仿真器。由于ROM可与UUT数据和地址总线直接通信，而且ROM插座管脚结构比较简单，故而认为ROM仿真是合乎要求的。众所周知，ROM仿真器用于软件设计和μP的操作验证，只是最近才应用于故障检测和诊断，因为，一般没有同步信号可运用于使该测试设备与它所接收到的测试结果相同步。对该问题的一个解决办法公开于M.H.Scott等人于1988年2月19日提交的美国专利申请07/158，223，即，“基于微处理器的电子系统测试和故障查找的存储器仿真方法和系统”，特此全部引入作为对比文件。该测试系统包括基于μP的主机和接口箱，后者还包含一个与所述μP和UUT存储器插座相连接的基于μP的系统。该接口箱包括与UUTμP相连的专门逻辑电路，用于在所考虑的总线周期内提供高分辨同步信号，以便产生完全的故障查找的故障隔离，即，可实现与先有技术μP仿真同样有效的隔离。这是因为，由μP产生的高分辨同步信号可用来隔离和评价在存储器插座上通过地址和数据总线监测到的信号。如同对来自μP连接点的信号一样方便。如上述申请所公开的，由于基于μP系统的趋势是增加RAM而减少ROM，并有可能用替代的RAM全部取消ROM。所以，测试系统必须恰当地归纳为尚未产生的、但从基于μP的电子系统结构的发展趋势来看还是可以预见的测试系统。
此外，本领域中早已认识到，在测试或诊断设备的任何部分中(甚至在最复杂的电子设备或数据处理电子设备中)，需要提供自测试能力。在基于μP的系统的诊断设备中尤其需要这种自测试能力，这是因为在借助于把非法信号加到被测部件(UUT)而进行的测试过程中、被测设备受到损害;还因为出故障的测试设备可能把正常工作的UUT当作出故障;以及由于在设法进行不必要的维修的过程中停机和消耗时间而导致相当大的损失。然而，随着测试设备已变得越来越复杂，要在不使测试设备的复杂性和成本与被测装置的价值完全不相称的情况下提供完全的自测试能力往往是不实际或不可能的。
测试和诊断设备中另一个早已意识到的要求是用于适当评价由该测试设备获取的测试结果的自校准能力。随着在各种系统中带有复杂电气规范和内部处理技术的更多类型和新的几代μP投放市场，操作员在鉴定μP和为适应UUT中的特定μP而重新校准测试设备方面所花费的时间在进行测试的总成本中已变得日益显著。同样，操作员用于实施这种功能的必要的技术水平已相应地提高了，并且潜在地限制了这种测试设备的市场。
此外，已经意识到与μP仿真相比较，存储器仿真的相对弱点是当测试非功能性内核或边际功能性内核时，存储器仿真要求能够确定从存储器读出的数据是否经由数据总线确定到达μP。例如，在μP复位之后，将从引导存储器空间的第一存储单元读出数据，并把该数据置于数据总线上。以前，在存储器仿真的条件下，μP对所述数据的接收是依靠该μP能够把该数据置于地址总线上，这种操作可能由于众多的情况而受到阻碍，例如，该μP的高位装入数据(HOLD)线路或解释(INTR)线路上的非法信号，μP不工作，数据总线的故障等等。由于要求测试过程尽可能多的自动化，所以，还要求在非功能性内核或边际功能性内核的条件下测试过程也自动化。
此外，既为了降低用特定的设备部件进行测试的成本、又由于便利和用户信任的原因，运行速度是任何测试设备的重要特性，因此，希望提高数据获取速度。
如Polstra等人的上述共同未决的申请“系统自动诊断的内核测试接口和方法”(该申请已被全部引入作为对比文件)中所公开的，已经提供高度自动化的测试和诊断系统，由本发明提供的自测试能力、快速性能和甚至在更低水平的可操作性条件下的测试内核的能力，在该系统中具有特殊价值。
因此，本发明的目的是提供测试和诊断设备的增强措施，该措施为该测试系统的所有主要功能元件提供自测试能力。
本发明的另一个目的是提供测试和诊断设备的增强措施，该措施提供自动校准，以适应被测的基于μP的系统中各种μP的要求。
本发明的另一个目的是提供测试和诊断设备的增强措施，该措施改进非功能性系统内核和边际功能性系统内核的诊断。
本发明的另一个目的是提供测试和诊断设备的增强措施，该措施提高了数据获取速度和测试性能。
本发明的具体目的是在Polstra等人的上述题为“系统自动诊断内核测试接口和方法”的共同未决的申请中所公开的方法和设备中提供以上枚举的增强措施。
本发明针对用于借助存储器仿真对其内核包括微处理器的基于微处理器的系统进行测试的测试设备，该设备包括(1)连接到所述微处理器输入端至少一条数据总线线路上的门控数据缓冲器，(2)连接到所述微处理器的至少一条外部连接线上的门控状态缓冲器装置，所述连接线传送表示所述微处理器工作状态的信号，以及(3)同步信号发生器，该发生器响应所述微处理器的外部连接线上的信号而产生用于控制上述两种缓冲器对信号的接收的同步信号。这种结构组合提高了在μP的低操作层和不工作的内核条件下的内核诊断能力，并提供自测试能力、自校准，还提高了数据获取速度。
本发明还包括用于通过存储器仿真而校准其内核包含微处理器和数据总线的基于微处理器的系统的测试设备的校准装置，该校准装置包括(1)用于把预定的位模式存入仿真存储器的装置，(2)用于使微处理器发出命令把所述预定的位模式置于数据总线上的复位过驱动电路，以及(3)用于在读操作之后、所述预定的位模式在所述数据总线上出现之前，对微处理器的总线周期进行计数的装置。同步电路在每条微处理器指令之后若干总线周期内(其周期数目等于所记录的总线周期数目)产生同步信号。
本发明还包括用于通过存储器仿真而校准其内核包含微处理器和数据总线的基于微处理器的系统的测试设备的校准方法，该方法包括以下步骤(1)把预定的位模式存入仿真存储器中，(2)使所述微处理器发出命令、把所述预定的位模式置于数据总线上，(3)在读操作之后、所述预定的位模式出现在数据总线之前，对所述微处理器的总线周期计数，(4)在每条微处理器指令之后的若干周期内(其周期数目等于所计数的总线周期数目)产生同步信号。
本发明还包括(1)自测试电路装置，该装置包括门控数据缓冲器电路装置和门控状态缓冲器电路装置，(2)自测试连接器装置，该装置用于把同步模块和存储器模块连接到所述设备的输入/输出端口、以允许该测试设备对其包括同步模块的所有元件进行自测试。
根据以下参考附图对本发明所作的详细说明，本领域的技术人员将明白本发明的上述和其他目的。
图1是包括本发明的测试设备的图例说明，图2是本发明的简化的方框图，图3是图2中所示整个系统的详细方框图，图4是在图3的系统中本发明的实施例的详细方框图。
参考图1，作为本发明的概况，与被测部件(UUT)14连接的测试设备包括主机处理器10(该主机安置于小型外壳内并包括键盘20、探针32和显示器22)、接口箱12、包括同步模块适配器150的同步模块150以及随UUT14的存储器配置而定的至少1个存储器模块100(图中示出两个)。存储器模块通过多导线电缆92和与UUT存储器插座72对应的插头与UUT相连接。图2原理上说明图1所示系统的互连，展示了该设备在多个外壳中的该设备的最佳布局。可以理解，所示最佳的系统元件的连接为操作者方便起见可安装比所示更多或更少的元件。例如，该接口箱可全部包括在主机的同一外壳内。也可注意到，图2中，虽然以存储器模块在电气上取代UUT存储器，(要么是物理取代要么是并行连接而禁止UUT存储器)，但是，所述同步模块与留在UUT电路中的μP相连接。
图3中示出本发明的两个特征的内含物，更准确地说，同步模块150中附加缓冲器220的内含物(与上面引入的“系统自动诊断的内核测试接口和方法”中的设备相比)。实际上，这些附加缓冲器可以是已经存在于该同步模块中的、在其他情况下未使用的缓冲器。根据本发明，在两种情况下该附加缓冲器都经由连接线94连接到UUTμP的数据总线管脚，连接线94最好是带状电缆、但也可以是悬空引线、类似于图3的标号140所示的复位、同步、时钟和强制管脚连接线。根据本发明，在标号214处为输入到接口箱的数据提供门控缓冲器，并且，在标号216处为输入到该接口箱的状态提供门控缓冲器，所述数据和状态信号是经由电缆90从所述同步模块中输出的。
暂时转到图4，该图说明本发明的另一个特征，图中说明自测试适配器400的连接，该适配器包括保护电路403、同步模块连接器402和存储器模块插座401。为了进行系统的自测试，存储器和同步模块将连接到自测试适配器、而不是UUT。
根据以上本发明的简单概述，下面将把上述在与本发明共同未决的申请中所描述的系统的操作作为了解构成本发明的增强措施的操作的背景来回顾。
测试系统包括许多新颖的过程，这些过程包括总线测试原语、数据激励原语和地址激励原语，这些原语将在下文分别归纳。每条这种原语具有用来测试基本μP系统的内核的特定部分的实用性，并且，当按照本发明以序列的形式使用时，允许较高程度的自动测试和诊断，这些测试和诊断具有较高速度，并且，和迄今为止能利用的测试和诊断相比，对操作者更为便利。
总线测试原语由测试设备主机中的程序执行。总线测试原语的主要功能是确定μP能否在内核执行基本的读和写操作，并能由少至单一的读和写组成。如果成功，便可知μP至少能访问存储器，这种情形下，仿真存储器通过数据总线接收位模式、并将该位模式置于可由接口箱接收并监测的地址总线上。然而，在最佳实施例中，由于测试设备通过产生特征标记来执行数据和地址总线的诊断，所以，总线测试原语以程序的形式实现，该程序预定利用对应于引导存储器的部分数据和地址总线。无论以单一操作实现还是以操作序列来实现，重要的是总线测试原语并不用尽包含数据和地址总线的线路，或者，甚至并不用尽可放置于这些线路或部分线路上的位组合，因此，可快速地起合格/不合格测试的作用。
借助于对一组总线线路的功能性验证而不是完全测试，有助于其它原语的测试、以及从芯片选择线路上获得结果和报告结果，这与所提及的引导技术相符，即对该测试过程此时已测试或验证过的操作结构的最小部分执行该过程，并通过所述最小部分对测试过程进行监测。从用户的观点出发，重要的是总线测试不需要任何手工探测。
实现数据激励原语的μP可操作性的层次比总线测试原语要低，尤其是通过重复地复位μP来进行的数据激励原语;该功能可在总线测试原语之前被测试。一旦复位，μP存取引导存储器的第一单元并检索所存取的位模式。数据激励不是程序，而是在每次复位时通过改变引导存储器中第一单元中的位模式来实现的。注意到该功能对所谓向量复位和执行复位两种类型的微处理器是公共的，这是很有意义的。无论用哪一类型的μP，从存储器检索到的位模式将通过数据总线进行通信，并且，出现于地址总线上。在复位期间，在初始读取引导存储器第一单元期间由μP产生同步脉冲，该脉冲由同步模块捕获、与接口箱通信并用于评价数据总线上所出现的信号，通过探测，或者，最好是通过验证数据总线而不是测试，来收集数据总线线路的特征标记。这是通过类似于总线测试的过程来完成的，该过程利用位模式的完备的数据激励序列，同时，监测芯片选择线路。数据激励序列在这种意义上是完备的，即，该序列由一连串基本上任意的模式组成，尽管如此，选择该序列使得在数据总线的每一线路上产生唯一的特征标记。如在总线测试原语的描述中所指出的，在存储器引导空间中情况一样，仅当一个或多个的高位在循环通过引导空间单元时如预期的那样为非零值，芯片选择线路(地址总线高位若干位的逻辑函数)才会反应出错误，并且，即使1位或多位高位总线线路与地粘连，该合格/不合格测试也能通过。同样，在执行数据原语时，如预期的那样，芯片选择信号的有无，反映高位线路中的一根有无被闭锁(例如，与地短接)。如果该测试通过，只剩下将数据总线的一条线路与一数据总线线路粘连的粘连故障。这可在以后用探测来诊断，或者，最好在地址总线测试之后用自动诊断来完成，由于验证了数据总线，这种自动诊断已是可能的。
在验证数据总线之后，可以用与关于数据激励原语的相同的激励序列进行地址总线的测试。然而，这可通过执行编程的读/写指令序列来完成，这些指令序列使用这些位模式并通过探测、或最好是用分析存储器，从中演绎出闭锁或粘连的线路。如上所指出，地址线路的完备测试只要用激励序列中有限个数的位模式便可进行。一旦地址总线线路被这样完全诊断，由于任何在数据总线线路上出现的故障也会反映在地址总线线路上，所以，数据线路的完全诊断也是可能的。由于地址总线线路已完全诊断过，所以，所述任何故障都对具体总线隔离。指出以下事实是有益的，即，对执行复位处理器来就，执行地址激励原语的程序可以为单一指令。对于依赖引导单元地址而得到第一指令地址的向量复位处理器来说，地址激励原语通常不需要任何指令，仅仅将所要求的位模式置于仿真存储器的复位向量单元之中。
为了从整个系统和方法角度扼要说明以上归纳的这些原语，当要求执行对基于μP系统的内核测试时，将仿真存储器在电气上取代被测部件存储器，并将同步模块通过导线140(图3)与μP的时序信号和强制管脚相连接。当启动测试过程时，进行某些规定的检验来断定有无将电源加至如下文更详细枚举的内核元件。然后，执行复位过驱动检验，以确定接口箱事实上能否启动μP的复位，并由同步模块对该复位过驱动检验进行监测以确定该复位线是否先变有效后变为无效。μP的实际复位并不在这一步里检验，而只是在μP的合适管脚上呈现能够进行复位的信号。
下面，同步模块捕获待评价的μP时钟信号。如接口箱没有接收到μP时钟信号，便对时钟作额外的检验以确定该时钟信号是否慢、或短接，并且，检验强制线上不期望的信号值。
这时，对μP本身未曾进行任何测试，不过已充分验证了信号而确定这些测试可能进行。这些测试中的基本测试，即，μP复位，由复位线的过驱动和在与引导存储单元对应的芯片选择线上寻找来自地址译码器80的选片信号来完成。如μP复位成功，再次对μP复位以检验地址总线低位线路上的正确信号以存取引导存储器的第一单元。该过程这时已验证了内核足够的功能性，可进行如上概述的总线测试序列、数据和地址激励原语序列。还应注意到，如果至此实施的任何测试已指明故障，便无需使用μP复位以外的任何更复杂或高级的功能，便能清楚地指出特定的内核故障。上面概述的总线测试在其第一循环(可能仅有的)里将证明对内核其余部分的完全测试和诊断所必需的唯一的另一种功能是读和写操作。还应记住，由于同步模块产生的高分辨的同步脉冲的缘故，可将所考虑的总线周期隔离，并且，能够根据响应用来运用这些线路的激励模式而产生的特征标记为依据进行总线的评价。例如，如在上文引入的Polstra等人的申请中所公开的那样，由于只有12个位模式是激励原语所必需的，以便运用总线中32条线路，产生每一条线路的唯一特征标记、用于对总线的完全诊断，因此，可使测试速度显著提高。
按照本发明，并且，再次参考图3，导线140连接到UUT的复位线和在其上出现反映UUT μP工作状态(状态管脚)的信号的其它线路。例如，在80386处理器上，这些线路可以是HOLD、HLDA(保持应答)、ADS、READY、CLK2和RESET线。这些信号通过线路140由缓冲器152所接收，再通过电缆90作为总线周期状态机200的输入，信号传输到接口箱。总线周期状态机200在主机10的控制下，对这些信号执行逻辑操作，以产生用于控制同步脉冲发生状态机202的控制信号，所述同步脉冲发生状态机用于响应到达该机的信号而产生同步信号。将该同步信号送到主机10，后者从该同步信号中产生控制信号，该信号返回图中所示的接口箱的各部件，尤其是分析器RAM 62。该同步信号还直接控制门控缓冲器214和216。正如上面所指出的，因为，门控缓冲器216将实时地接收出现在μP状态管脚上的信号，所以，该同步信号将使门控缓冲器216起取样-保持电路的作用、以捕获产生同步信号时μP的瞬时状态。该功能在诊断出故障的μP或强制线上的非法状态时、以及在保证引线140与不同类型μP的自校准的正确连接方面，具有特殊用途。
同样，由于线路94连接到与μP相连的数据总线，并且，经由缓冲器220和电缆90连接到数据门控缓冲器214，所以，对于数据总线输出端的状态来说，门控缓冲器214也起取样-保持电路的作用。这样，两个门控缓冲器214和216的存储信息构成非常有效的通向接口箱μP的通路。
在UUTμP执行读操作之后，已从数据总线输入到该UUTμP的形式出现的位也将出现在门控缓冲器214，在该处，接口箱μP能够以该读操作的一部分的形式存取它们。因此，UUTμP不需要执行使位模式返回接口箱的写操作。
应当指出因为，该方法改善了测试设备的诊断功能，它测试和诊断任何数目的线路而不是仅仅证实它们的功能性，所以，不必用这种方法诊断所有数据总线，或为所有数据线路提供门控缓冲器。在最佳实施例中，为了妥善处理性能和增加的硬件之间的关系，门控缓冲器214仅仅监测8条数据线路，这是因为如上述Polstra等人的申请中所公开的，如果至少能够验证这些数据线路，那么，将可借助地址和数据激励原语诊断其余数据线路。在这种情况下，能够完成这8条数据线路的完全自动诊断，而不是仅仅验证它们的功能性。此外，在8位μP的情况下，该特征的效果最好，这是因为具有16条或更多数据数路的μP需要多次返回数据的写操作。
此外，数据门控缓冲器214允许在预期出现激励原语的位模式的复位之后的总线周期中自动校准接口箱。通过以下操作简单地完成这种自动校准执行UUT写入已知数据的操作，然后，确定在复位之后门控缓冲器214中的数据与所述写入数据一致时的总线周期的计数，并据此调整同步计数、以便将同步脉冲置于正确的总线周期中。
此外，在非功能性的和边际功能性的内核的情况下，通过提供位模式通向接口箱的替代通路来改进内核诊断，这是因为如果从仿真存储器读出的数据实际上到达μP的话，那么，该数据能够立即被确定。因为仅仅借助仿真存储器就能把位模式置于数据线路上，所以，即使UUTμP是完全非功能性的，也能够完全诊断该数据总线。
如图4中所示，为自测试适配器400提供接口箱输入/输出端口。该自测试适配器包括用于防止与操作者有关的事故的保护电路。并且，包括两个用于接纳同步模块和存储器模块的接头的连接器。当按照自测适配器而不是UUT来进行这些连接时，接口箱μP把仿真存储器看作UUT存储器，而仿真存储器把接口箱μP看作UUTμP。因为，接口箱本身是基于μP的系统，所以，能够对与由门控缓冲器214和216提供的用来分隔输入和输出周期的存储器相结合的这种连接，以及该测试系统的所有部件，进行自测试。在进行这种自测试时，以下做法是有用的使接口箱μP能够超控或者总线周期状态机200上、或者同步脉冲产生状态机202上的同步脉冲产生过程，以提供对门控缓冲器的存储器周期的更全面的控制。
概括地说，连接到某些状态管脚和某些数据管脚的门控缓冲器的蕴含为该测试设备提供从数据总线到测试设备微处理器快速转移数据的能力，甚至在UUTμP是非功能性部件时也能自动诊断数据总线的能力，以及该测试设备的自校准能力。另提供用于把仿真存储器连接器和微处理器连接器连接到该测试设备的输入/输出端口的连接器的情况下，附加的门控缓冲器允许包括同步模块的该测试设备的完全自测试。如果鉴于所用的连接电缆的长度而认为必要的话，那么，可以把缓冲器用于与μP的数据总线连接管脚相连的线路中。
这样全面地描述了本发明的细节后，应该理解，在不偏离本发明精神和范围的情况下许多变型和修改对本领域的技术人员是显而易见的。上面给出的详细描述用作一种实例而不是限制，本发明的范围仅由所附的权利要求所限定。
权利要求
1.用于借助存储器仿真对其内核包含微处理器的基于微处理器的系统进行测试的测试设备中的缓冲器电路装置，其特征在于包括连接到所述微处理器输入端至少一条数据总线线路上门控数据缓冲器装置，连接到所述微处理器的至少一条外部连接线上的门控状态缓冲器装置，所述连接线传送表示所述微处理器工作状态的信号，以及同步信号发生装置，该装置响应所述微处理器的所述至少一条外部连接线上的所述信号而产生用于控制所述门控数据缓冲器装置和所述门控状态缓冲器装置两者对信号的接收的同步信号。
2.根据权利要求1的缓冲器电路装置，其特征在于所述门控数据缓冲器装置和所述门控状态缓冲器装置通过包括公用电缆中的相应的导线装置的耦合到所述微处理器。
3.根据权利要求2的缓冲器电路装置，其特征在于所述耦合装置包括对应于每个所述导线装置的相应的缓冲器装置。
4.根据权利要求3的缓冲器电路装置，其特征在于还包括用于评价由所述测试设备捕获的信号的测试系统评价装置，以及用于至少把所述门控数据缓冲装置耦合到所述测试系统评价装置的输入端的装置。
5.根据权利要求3的缓冲器电路装置，其特征在于所述测试系统评价装置是微处理器。
6.一种用于校准测试设备的校准装置，所述测试设备借助存储器仿真对其内核包含微处理器和数据总线的基于微处理器的系统进行测试，其特征在于包括仿真存储器装置，用于把所选择的位模式装入所述仿真存储器装置的预定的存储单元中的装置，用于使所述微处理器存取所述仿真存储器的所述预选的存储单元、从而使所述仿真存储器把所述预定的位模式置于所述数据总线上的装置，同步信号发生装置，该装置包括比较装置和总线周期计数装置，所述比较装置用于把出现在所述数据总线上的信号的一部分与所述预选的位模式的一部分进行比较，而所述总线周期计数装置用于在所述比较装置发现所述数据总线上的位模式与所述预选的位模式的一部分一致的时刻之前对总线周期进行计数，以及用于在所述仿真存储器的另一次存取之后的若干总线周期内产生同步信号的装置，所述若干总线周期数等于由所述计数装置计数的总线周期的数目。
7.一种用于校准测试设备的校准方法，所述测试设备借助仿真存储器对其内核包含微处理器和数据总线的基于微处理器的系统进行测试，其特征在于包括以下步骤把预定的位模式存入仿真存储器中，使所述微处理器发出指令而把所述预定的位模式置于所述数据总线上，在使所述微处理器发出指令的步骤之后、所述预定的位模式出现在所述数据总线之前，对所述微处理器的总线周期计数，在每次微处理器指令的若干总线周期内产生同步信号，所述若干总线周期数等于在所述计数步骤中所记录的总线周期数目。
8.一种用于测试设备中的自测试电路装置，所述测试设备借助存储器仿真而对其内核包含微处理器的基于微处理器的系统进行测试，所述自测试电路装置包括用于把仿真存储器连接到所述系统的连接装置以及连接到所述微处理器的至少一个状态管脚和一个数据输入管脚的另一个连接装置，该自测试电路装置的特征在于包括包括门控数据缓冲器电路装置和门控状态缓冲器电路装置的门控缓冲器电路装置，以及用于把所述连接装置和所述另一个连接装置连接到所述设备的输入/输出端口的连接器装置。
全文摘要
附加一种能被测试设备的微处理器存取的、用于接收被测的基于微处理器的系统总线某些线路上状态信息和信号的门控缓冲器，这种措施提供了自测试能力、自动校准、改进的在低层可操作性下的内核诊断以及该测试系统的快速操作。
文档编号G06F11/26GK1043020SQ8910877
公开日1990年6月13日 申请日期1989年11月21日 优先权日1988年11月23日
发明者托马斯·P·洛克 申请人:约翰弗兰克制造公司