存储器件的制作方法
【专利说明】
[0001] 相关申请
[0002] 本实用新型要求于2014年9月15日提交的标题为"CIRCUITANDARCHITECTURE SOLUTIONSFORA1TRANSITOR-1RESISTORCELLRRAM" 的美国临时申请第 62/050326 号的 优先权，该申请通过引用全部并入本文。
技术领域
[0003] 本实用新型涉及半导体存储器，并且更具体地，涉及具有一个晶体管、一个电阻元 件（1T-1R)存储器单元架构的电阻式随机存取存储器（RRAM)。
【背景技术】
[0004] 在不上电的情况下保持所存储数据的非易失性存储器件被广泛用于消费电子产 品（包括手机、平板电脑、个人计算机、个人数字助理等）。不幸的是，许多非易失性存储器 件与诸如动态随机存取存储器ORAM)的易失性存储器件相比，其由于更高的成本和更低 的性能而具有不适合用作这些产品的主要存储的限制。旧技术的非易失性存储器件的实例 包括只读存储器（ROM)和闪存。新技术的非易失性存储器件的实例包括电阻式随机存取存 储器（RRAM)、相变存储器（PCM)、自旋转移力矩磁阻随机存取存储器（STT-MRAM)、铁磁随机 存取存储器（FRAM)和其他存储器。
[0005] RRAM基于可以在施加足够高的电压时通过形成导电路径或细丝（filament)来使 通常绝缘的电介质传导来进行操作。导电路径的形成可通过不同的机制来发生，包括缺陷 和金属迀移。一旦形成了导电路径或细丝，就可以通过适当施加的电压来重置（断开，导 致高阻抗）或设置（重新形成，导致低阻抗）细丝。最新的数据建议导电路径可以包括许 多导电路径而非通过单个细丝的单个路径。包括导电桥式RAM(CBRAM)和过渡金属氧化物 RRAM的RRAM器件是当前开发的焦点。在CBRAM器件中，两个电极之间的金属细丝形成导电 路径，其中一个电极参与反应。在过渡金属氧化物RRAM中，过渡金属中的氧空位细丝（诸 如氧化铪或氧化钽）形成导电路径。
[0006] 可要求用于消费和通信应用的RRAM器件在85度下保持数据10年。相反，可要求 用于工业和自动化应用的RRAM器件在125度下保持数据10年。此外，用于消费和通信应 用的RRAM器件通常不具有用于工业和自动化应用的RRAM器件的速度和处理要求，这允许 能够使用传统处理技术制造的更简单的单元架构。如此，具有1T-1R存储单元架构的RRAM 器件对于消费和通信应用来说是具有吸引力的。 【实用新型内容】
[0007] 本实用新型的实施例提供了一种存储器件，以解决上述问题。
[0008] 为此，本实用新型的一个方面提供了一种存储器件，包括：多条字线；多条源极 线；以及电阻式存储单元的阵列，包括多对电阻式存储单元，每对电阻式存储单元均包括： 第一电阻式存储元件；第二电阻式存储元件；第一开关元件，串联电耦合至第一电阻式存 储元件并具有第一栅极和第一源极，第一栅极被耦合以接收多条字线中的第一字线，第一 源极被耦合以接收多条源极线中的第一源极线；和第二开关元件，串联电耦合至第二电阻 式存储元件并具有第二栅极和第二源极，第二栅极被耦合以接收多条字线中的第二字线， 第二源极电耦合至第一源极以接收多条源极线中的第一源极线。
[0009] 在一个实施例中，存储器件还包括：控制电路，被配置为至少部分地基于将第一选 择字线电压施加于第一开关元件的第一栅极以及将第二选择字线电压施加于第二开关元 件的第二栅极而选择特定的存储元件用于操作。
[0010] 在另一个实施例中，存储器件还包括：多条位线，耦合至电阻式存储单元的阵列； 其中第一电阻式存储元件具有被电耦合以接收多条位线中的第一位线的第一端；以及其中 第二电阻式存储元件具有被电耦合以接收多条位线中的第一位线的第二端。
[0011] 在又一个实施例中，存储器件还包括：位线电流控制电路，电耦合至多条位线并被 配置为控制多个电阻式存储单元的电流。
[0012] 在又一个实施例中，位线电流控制电路包括镜像电流源。
[0013] 在又一个实施例中，位线电流控制电路被配置为限制流经被选择用于形成或设置 操作的存储单元的电流。
【附图说明】
[0014] 本实用新型描述了各种实施例，其可以结合以下附图来完全理解：
[0015] 图1是1T-1R存储单元的实施例的示图；
[0016] 图2是1T-1R存储阵列的一部分的实施例的示图；
[0017] 图3A是示出1T-1R存储阵列的一部分中的穿通的示图；
[0018] 图3B是示出操作1T-1R存储阵列的一部分以解决穿通的方法的实施例的示图；
[0019] 图4是1T-1R存储阵列的一部分的实施例的示图；
[0020] 图5A是示出在形成、设置、重置和读取操作期间偏置图2所示1T-1R存储阵列的 一部分的方法的实施例的示图；
[0021] 图5B是示出在形成、设置、重置和读取操作期间偏置图4所示1T-1R存储阵列的 一部分的方法的实施例的示图；
[0022] 图6A是示出用于1T-1R存储阵列的实施例的地址映射的示图；
[0023] 图6B是用于将数据写入图6A所示1T-1R存储阵列的信号的定时图；
[0024] 图7A是示出用于1T-1R存储阵列的地址映射的示图；
[0025] 图7B是用于将数据写入图7A所示1T-1R存储阵列的信号的定时图；
[0026] 图8A是在形成操作期间施加于1T-1R存储阵列的一部分的电压信号时序的实施 例的示图；
[0027] 图8B是在形成操作期间施加于图8A所示1T-1R存储阵列的一部分的电压信号时 序的实施例的定时图；
[0028] 图9A是在设置操作期间施加于1T-1R存储阵列的一部分的电压信号时序的实施 例的示图；
[0029] 图9B是在形成操作期间施加于图9A所示1T-1R存储阵列的一部分的电压信号时 序的实施例的定时图；
[0030] 图10A是在重置操作期间施加于1T-1R存储阵列的一部分的电压信号时序的实施 例的示图；
[0031] 图10B是在重置操作期间施加于图10A所示1T-1R存储阵列的一部分的电压信号 时序的实施例的定时图；
[0032] 图11A是在读取操作期间施加于1T-1R存储阵列的一部分的电压信号时序的实施 例的示图；
[0033] 图11B是在读取操作期间施加于图10A所示1T-1R存储阵列的一部分的电压信号 时序的实施例的定时图；以及
[0034] 图12是包括电流限制选择器电路的实施例的1T-1R存储阵列的实施例的示图。
【具体实施方式】
[0035] 本实用新型结合以上列出的附图描述了各个实施例。本领域技术人员应该理解， 描述和附图用于示例而非限制本实用新型，通常附图为了清楚表示而不按比例绘制。本领 域技术人员还应该意识到，可以通过应用包含于其中的发明原理来实现更多的实施例，并 且这些实施例均落入到权利要求所限制的范围内。
[0036] 参照图1，1T-1R存储单元100包括存储元件101，其第一端电串联耦合至选择晶体 管102,且第二端耦合至接收位线信号BL的位线端。选择晶体管102在栅极接收字线信号 WL，以及在源极接收源极线信号SL。存储单元100可响应于位线信号BL、字线信号WL、和 源极线信号SL来操作。
[0037] 存储元件101可包括本领域技术人员已知的根据所施加的电压或电流改变阻抗 的任何种类的存储技术，例如电阻式随机存取存储器（RRAM)、相变存储器（PCM)、自旋转移 力矩磁阻随机存取存储器（STT-MRAM)等。
[0038] 图2是1T-1R存储阵列200的一部分的示图，其包括以沿第一方向延伸的多列和 沿通常垂直于第一方向的第二方向延伸的多行布置的多个存储单元，例如单元201、202、 203和204。存储单元201、202、203和204可具有类似于图1所示存储单元100的结构。如 存储单元100 -样，存储单元201、202、203和204的每一个都被耦合以接收位线信号（例 如，BL0或BL1)、字线信号（例如，WL0或WL1)以及源极线信号（例如，SL0或SL1)。存储 单元201、202、203和204可包括本领域技术人员已知的根据所施加的电压或电流改变阻抗 的任何类型的存储技术，例如RRAM、PCM、STT-MRAM等。
[0039] 在阵列200的实施例中，存储单元的列被耦合以接收公共的位线信号，而存储单 元的行被耦合以接收公共的字线信号和公共的源极线信号。例如，布置在第一列的存储单 元201和203共同接收第一位线信号BL0,而布置在第二列的存储单元202和204共同接收 第二位线信号BL1。布置在第一行的存储单元201和202共同在对应的栅极接收第一字线 信号WL1以及在对应的源极接收第一源极线信号SL1。类似地，布置在第二行的存储单元 203和204共同在对应的栅极接收第二字线信号WL0以及在对应的源极接收第二源极线信 号SL0。
[0040] 在一个实施例中，如本领域技术人员所公知的，控制电路210可生成操作存储阵 列200所需的电压信号，包括位线信号BL0或BL1、字线信号WL0或WL1以及源极线信号SL0 或SL1。在一个实施例中，如下面进一步描述的，控制电路210通过以预定的电平和/或预 定的时序施加所需电压信号来避免对存储单元（例如，存储单元201、202、203和204)的电 压或大电流应力，而这样的电压或大电流应力会引起