数据传输时，用于对应数据传输的通信路径3的优先级被恒定保持为0，如图1OA中所示。
[0110][步骤S1001]
[0111]设备控制器主体部202确定当从主机设备I接收数据时，要使用优先级O。因此，设备控制器主体部202在数据传输命令(Access UM Buffer)中清除标志P。此外，设备控制器主体部202要从主机设备I读取数据，并且因此在数据传输命令(Access UM Buffer)中设置标志R。
[0112][步骤S1002]
[0113]设备控制器主体部202发送命令(Access UM Buffer)，该命令用于读取被存储在设备使用区域102中的数据并且包括诸如以下信息:标志R，设置；标志P，清除；地址；以及大小(读取；P== O;地址；大小)。经由具有优先级I (高)的第二端口(CPort I ；TC 1)，将命令发送到主机设备I。
[0114][步骤S1003]
[0115]在从存储系统2接收到用于读取数据的命令时，主机控制器120基于诸如以下信息，从设备使用区域102取回数据:标志R，设置；标志P，清除；地址；以及大小(读取；P ==O ;地址；大小)O
[0116][步骤S1004]
[0117]然后，基于从存储系统2接收的用于读取数据的命令(Access UM Buffer)中包含的标志P，主机控制器120经由具有优先级O的第三端口(CPort 2 ;TC O)，将读取数据传输到存储系统2 (UM DATA OUT)。
[0118]现在，将描述在以下情况下执行的操作:信息处理设备包括针对通信路径3的两个优先级设置(0，低优先级；1，高优先级)，并且当请求数据传输时，用于对应数据传输的通信路径3的优先级被恒定保持为1，如图1OB中所示。
[0119][步骤S1101]
[0120]设备控制器主体部202确定当从主机设备I接收数据时，要使用优先级I。因此，设备控制器主体部202在数据传输命令(Access UM Buffer)中设置标志P。此外，设备控制器主体部202要从主机设备I读取数据，并且因此在数据传输命令(Access UM Buffer)中设置标志R。
[0121][步骤SI 102]
[0122]设备控制器主体部202发送命令(Access UM Buffer)，该命令用于读取被存储在设备使用区域102中的数据并且包括诸如以下信息:标志R，设置；标志P，设置；地址；以及大小(读取；P== I ;地址；大小)。经由具有优先级I (高)的第二端口(CPort I ；TC 1)，将命令发送到主机设备I。
[0123][步骤SllO3]
[0124]在从存储系统2接收到用于读取数据的命令(Access UM Buffer)时，主机控制器120基于诸如以下信息，从设备使用区域102取回数据:标志R，设置；标志P，设置；地址；以及大小(读取；P = = I ;地址；大小)。
[0125][步骤SI 104]
[0126]然后，基于从存储系统2接收的用于读取数据的命令(Access UM Buffer)中包含的标志P，主机控制器120经由具有优先级I的第三端口(CPort I ；TC I)，将读取数据传输到存储系统2 (UM DATA OUT)。
[0127]〈写入操作〉
[0128]现在，将参考图11描述在存储系统2将数据写入到主机设备I的情况下，信息处理设备执行的操作的一个实例。图1lA是示出其中存储系统2经由第三端口发送数据的操作的示意图。图1lB是示出其中存储系统2经由第二端口发送数据的操作的示意图。
[0129]首先，将描述在以下情况下执行的操作:信息处理设备包括针对通信路径3的两个优先级设置，并且当请求数据传输时，用于对应数据传输的通信路径3的优先级被恒定保持为0，如图1lA中所示。
[0130][步骤Sl2Ol]
[0131]设备控制器主体部202确定当将数据发送到主机设备I时，要使用优先级O。因此，设备控制器主体部202在数据传输命令(Access UM Buffer)中清除标志P(P == O)。此夕卜，设备控制器主体部202要将数据写入到主机设备1，并且因此在数据传输命令(AccessUM Buffer)中设置标志R。
[0132][步骤Sl2O2]
[0133]设备控制器主体部202发送请求命令(Access UM Buffer)，该命令用于读取被存储在设备使用区域102中的数据并且包括诸如以下信息:标志W，设置；标志P，清除；地址；以及大小(写入，P == 0，地址，大小)。经由具有优先级1(高)的第二端口(CPort I ；TCI)，将命令发送到主机设备I。
[0134][步骤S1203]
[0135]设备控制器主体部202发送命令(UM DATA IN)，以便经由具有优先级O的第三端P (CPort 2，TC O)，将写入数据发送到主机设备I。
[0136]在从存储系统2接收到用于写入数据的命令(Access UM Buffer)时，主机控制器120基于诸如以下信息，从存储系统2接收写入数据(UM DATA IN)标志W，设置；标志P，清除；地址；以及大小(写入，P== 0，地址，大小)”。此时，主机控制器120基于用于写入从存储系统2接收的数据的命令(Access UM Buffer)中包含的标志P，经由具有优先级O的第三端口(CPort 2 ；TC O)从存储系统2接收写入数据。
[0137][步骤S1204]
[0138]主机控制器120将从存储系统2接收的写入数据存储在设备使用区域102中。
[0139][步骤S1205]
[0140]当写入数据被存储在设备使用区域102中时，主机控制器120经由具有优先级I的第二端口(CPort I ；TC I)，向存储系统2发送表示存储已完成的通知命令(AcknowledgeUM Buffer (确认UM缓冲器))。这完成将数据从存储系统2写入到主机设备I。
[0141]现在，将描述在以下情况下执行的操作:信息处理设备包括针对通信路径3的两个优先级设置，并且当请求数据传输时，用于对应数据传输的通信路径3的优先级被恒定保持为1，如图1lB中所示。
[0142][步骤Sl3Ol]
[0143]设备控制器主体部202确定当将数据发送到主机设备I时，要使用优先级I。因此，设备控制器主体部202在数据传输命令(Access UM Buffer)中设置标志P (P ==1)。此夕卜，设备控制器主体部202要将数据写入到主机设备1，并且因此在数据传输命令(AccessUM Buffer)中设置标志W。
[0144][步骤Sl3O2]
[0145]设备控制器主体部202经由具有优先级I的第二端口(CPort I ；TC I)，将命令(Access UM Buffer)发送到主机设备1，该命令用于写入从存储系统2接收的数据并且包括诸如以下信息:标志W，设置；标志P，设置；地址；以及大小(写入，P = = 1，地址，大小)。
[0146][步骤Sl3O3]
[0147]设备控制器主体部202发送命令(UM DATA IN)，以便经由具有优先级I的第三端口(CPort 1;TC I)，将写入数据发送到主机设备I。
[0148]在从存储系统2接收到用于写入数据的命令(Access UM Buffer)时，主机控制器120根据诸如以下信息，从存储系统2接收写入数据(UM DATA IN):标志W，设置；标志P，设置；地址；以及大小(写入，P== 1，地址，大小)。此时，主机控制器120基于用于写入从存储系统2接收的数据的命令(Access UM Buffer)中包含的标志P，经由具有优先级I的第二端口(CPort I ；TC I)，从存储系统2接收写入数据。
[0149][步骤Sl:304]
[0150]主机控制器120将从存储系统2接收的写入数据存储在设备使用区域102中。
[0151][步骤S1305]
[0152]当写入数据被存储在设备使用区域102中时，主机控制器120经由具有优先级I的第二端口(CPort I ；TC I)，向存储系统2发送表示存储已完成的通知命令(AcknowledgeUM Buffer)。这完成将数据从存储系统2写入到主机设备I。
[0153]此外，如果存储系统2从主机设备I接收到写入命令500，则可以执行存储系统2的上述操作(读取操作和写入操作)，或者上述操作可以由存储系统2主动执行。
[0154]<根据第一实施例的存储系统的有利效果>
[0155]根据第一实施例，信息处理设备包括主机设备1、具有非易失性半导体存储器210的半导体存储设备2，以及将主机设备I和半导体存储设备2连接在一起的通信路径3。主机设备I包括第一存储部100和第一控制部120，第一控制部120与第一存储部100和通信路径3连接并且控制第一存储部。通信路径3包括多个端口，为每个端口分配优先级。半导体存储设备2包括第二控制部200，其与通信路径3连接以便将包括第一标志(标志P)的数据发送到第一控制部120，该第一标志基于将数据发送到第一存储部100或者从第一存储部100接收数据的操作的优先顺序来确定优先级。此外，在接收到数据传输第一命令时，第一控制部120基于第一命令中包含的第一标志，经由对应于所述优先级的端口，执行第一存储部100与第二控制部200之间的发送和接收。此外，所述优先级包括第一优先级O和高于第一优先级O的第二优先级I。第二控制部200在第一命令中包括第二标志(标志R)或第三标志(标志W)，该第二标志指示后续操作从第一存储部100读取数据，该第三标志指示后续操作将数据写入到第一存储部100。
[0156]当将数据发送到主机设备I和从主机设备I接收数据时，根据第一实施例的存储系统2可以控制优先级。
[0157]用于数据传输的命令通常没有用于控制优先级的机制。当发送或接收数据时，这妨碍根据情况选择优先级，从而不考虑数据的类型、大小等。
[0158]如上所述，优先级指定处理的优先顺序。具体地说，例如当为主机设备I打包多个彼此竞争的请求时，具有高优先级的过程早于具有低优先级的过程而执行。
[0159]如上所述，根据第一实施例的存储系统2在用于数据传输的请求本身中可以包括各种标志信息，其中包括指示数据传输的优先级的信息。标志的实例包括:标志R，其表示后续操作从主机设备I读取数据；标志W，其表示后续操作将数据写入到主机设备I ;以及标志P，其指示后续序列的优先级。
[0160]具体地说，请求本身中包括的标志P允许在向主机设备I发出请求的阶段，确定后续数据输入/输出的优先级。存储系统2适当地控制优先级的能力允许整体优化存储系统2的性能。
[0161](第二实施例)
[0162]现在，将描述根据第二实施例的存储系统的操作。根据第二实施例的存储系统的基本配置和操作类似于上述根据第一实施例的存储系统的基本配置和操作。因此，将省略对以下各项的描述:上面在第一实施例中描述的事物以及可容易地从第一实施例构想的事物。
[0163]<设备控制器主体部的操作>
[0164]现在，将描述存储系统2的设备控制器主体部202的操作。图12和图13是示出设备控制器主体部202的操作的流程图。
[0165][步骤S2001]
[0166]首先，设备控制器主体部202等待经由第一端口从主机设备I接收写入命令500。
[0167][步骤S2002]
[0168]在从主机设备I接收到写入命令500时，设备控制器主体部202将接收的写入命令500存储在命令队列中。步骤S2002中的命令队列表示RAM 203中提供的用于存储系统2的命令队列。
[0169][步骤S2OO3]
[0170]设备控制器主体部202指示主机设备I复制数据。
[0171]更具体地说，主机控制器主体部122从主机使用区域101中的源地址502指示的地址读取数据。然后，主机控制器主体部122将读取数据复制到设备使用区域102中的第二目的地地址指示的地址。主存储器DMA 123通过复制结束中断，向主机控制器主体部122通知完成的DMA传输。
[0172]当主存储器DMA 123的DMA传输完成时，主机控制器主体部122指示控制DMA 124将复制结束信号发送到存储系统2。
[0173][步骤S2004]
[0174]设备控制器主体部202等待经由第二端口从主机设备I接收复制结束信号。在接收到复制结束信号时，设备控制器主体部202判定是否可以针对NAND存储器210执行写入。
[0175][步骤S2OO5]
[0176]其中可以针对NAND存储器210执