浮点加法器、通过浮点加法器执行的方法和信息处理系统的制作方法
【专利说明】浮点加法器、通过浮点加法器执行的方法和信息处理系统
[0001]本申请要求于2013年11月21日提交的标题为“High PerformanceFloating-Point Adder With Full In-Line Denormal/Subnormal Support (具有全在线非规格化/次规格化支持的高性能浮点加法器)”、序列号为61/907，374的临时专利申请的优先权。该较早提交的申请的主题通过引用合并于此。
技术领域
[0002]本描述涉及数学运算的电计算，更具体地讲，涉及规格化数和非规格化数二者的浮点加法的计算。
【背景技术】
[0003]在计算中，浮点数通常包括用于以可支持宽范围的值的方式表示实数的近似的技术。通常，这些数被近似地表示为有效数字的固定数和使用指数的进位制(scaled)。术语“浮点”表示数字的小数点(例如，十进制小数点，或者更普遍地在计算机中，二进制小数点)可“浮动”的事实，也就是，小数点可被置于相对于数字的有效数字的任何地方。该位置在内部表示中被表示为指数成分，并且因此，浮点可被视为科学记数法的计算机实现(例如，1.234 X 14 对 1，234 等)。
[0004]用于浮点运算的电气和电子工程师协会(IEEE)标准(IEEE 754)是由IEEE在1985年建立的用于浮点计算的技术标准。许多硬件浮点单元或电路基本上符合IEEE754标准。在此，术语“IEEE 754”表示基本上符合用于浮点运算的IEEE标准IEEEStd.754-2008(2008年8月29日)的标准或者从该标准衍生的标准或在该标准之前的标准。
[0005]IEEE 754标准允许各种精度。两个较普遍水平的精度包括32位(单)精度和64位(双)精度。浮点数的32位版本包括I位符号位(指示数字是正的还是负的)、8位指数部分(指示小数点位于的2的幂)和23位小数、有效数或尾数部分(指示将乘以2的升高到指数部分的幂的实数)。64位版本包括I位符号指示符、11位指数部分和52位小数部分。要理解的是，以上仅是一些说明性示例，所公开的主题不限于这些说明性示例。
【发明内容】
[0006]根据一个总体方面，一种设备可包括:浮点加法单元，被构造为通过将两个浮点操作数相加或相减来产生浮点结果，其中，每个浮点操作数包括小数部分和指数部分。浮点加法单元可包括Far路径电路、Close路径电路和最后结果选择器电路。Far路径电路可被构造为不管这两个浮点操作数中的每一个或浮点结果是否各自包括规格化数或非规格化数，基于这两个浮点数的加法或减法来计算Far路径结果。Close路径电路可被构造为不管这两个浮点操作数中的每一个或浮点结果是否各自包括规格化数或非规格化数，基于这两个浮点操作数的减法来计算Close路径结果。Close路径电路可包括被构造为当Close路径结果包括非规格化数时限制Close路径结果的小数点移位的钳位电路。最后结果选择器电路可被构造为至少部分基于这两个浮点操作数的指数部分的差的量在Far路径结果和Close路径结果之间进行选择。
[0007]根据另一总体方面，一种方法可包括:接收第一浮点操作数和第二浮点操作数。所述方法可包括:不管第一浮点操作数、第二浮点操作数或Far路径结果中的至少一个是否包括非规格化数，基于第一浮点操作数和第二浮点操作数的加法或减法来计算Far路径结果。所述方法可包括:不管第一浮点操作数、第二浮点操作数或Close路径结果中的至少一个是否包括非规格化数，基于第一浮点操作数和第二浮点操作数的减法来计算Close路径结果，其中，计算Close路径结果包括:如果Close路径结果包括非规格化数，则限制Close路径结果的小数点移位的量。所述方法可包括:至少部分基于第一浮点操作数的指数部分和第二浮点操作数的指数部分之差在Far路径结果和Close路径结果之间进行选择。
[0008]根据另一总体方面，一种系统可包括存储器和处理器。存储器可被构造为存储两个浮点操作数。处理器可包括:浮点加法单元，被构造为通过将两个浮点操作数相加或相减来产生浮点结果，其中，每个浮点操作数包括小数部分和指数部分。浮点加法单元可包括Far路径电路、Close路径电路和最后结果选择器电路。Far路径电路可被构造为不管这两个浮点操作数或浮点结果是否包括规格化数或非规格化数，基于这两个浮点数的加法或减法来计算Far路径结果。Close路径电路可被构造为不管这两个浮点操作数或结果是否包括规格化数或非规格化数，基于这两个浮点操作数的减法来计算Close路径结果。Close路径电路可包括被构造为当Close路径结果包括非规格化数时限制Close路径结果的小数点移位的钳位电路。最后结果选择器电路可被构造为至少部分基于这两个浮点操作数的指数部分的差的量在Far路径结果和Close路径结果之间进行选择。
[0009]在附图和下面的描述中阐述一个或更多个实施方式的细节。其他特征将从描述和附图以及从权利要求清楚。
[0010]用于数学运算的电计算的系统和/或方法在至少一个附图中被充分地示出和/或结合至少一个附图被描述，如在权利要求中被更加完整地阐述。
【附图说明】
[0011]图1是根据本公开的主题的浮点加法器的示例实施例的框图。
[0012]图2a是根据本公开的主题的浮点加法器的FAR路径部分的示例实施例的框图。
[0013]图2b是根据本公开的主题的浮点加法器的CLOSE路径部分的示例实施例的框图。
[0014]图2c是根据本公开的主题的浮点加法器的示例实施例的框图。
[0015]图3是根据本公开的主题的技术的示例实施例的流程图。
[0016]图4是可包括根据本公开的主题的原理形成的装置的信息处理系统的示意性框图。
[0017]各个附图中的相同的参考符号指示相同的元件。
【具体实施方式】
[0018]下文中，将参照附图更加全面地描述各种示例实施例，在附图中示出了一些示例实施例。然而，本公开的主题可以以许多不同形式实现，并且不应被解释为限于在此阐述的示例实施例。相反，提供这些示例实施例，使得本公开将是彻底和完整的，并且这些示例实施例将向本领域的技术人员充分地传达本公开的主题的范围。在附图中，为了清楚，可夸大层和区域的大小以及相对大小。
[0019]将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，所述元件或层可直接地在该另一元件或层上、直接地连接到或结合到该另一元件或层，或者可存在中间元件或层。相反，当元件被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或层。相同的数字始终指示相同的元件。如在此使用的，术语“和/或”包括相关联列出项中的一个或更多个的任何和所有组合。
[0020]将理解的是，虽然术语“第一”、“第二”、“第三”等可在此用于描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一元件、组件、区域、层或部分与另一元件、组件、区域、层或部分进行区分。因此，在不脱离本公开的主题的教导的情况下，下面论述的第一元件、组件、区域、层或部分可被命名为第二元件、组件、区域、层或部分。
[0021]为了易于描述，可在此使用诸如“在…之下”、“在…下面”、“在…下方”、“在…上面”、“在…上方”等的空间相对术语，以描述如附图中所示的一个元件或特征与另一元件或特征的关系。将理解的是，除了附图中描绘的方位之外，空间相对术语还意图包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为“在”其他元件或特征“下面”或“在”其他元件或特征“之下”的元件将随后被导向为“在”所述其他元件或特征“上面”。因此，示例性术语“在…下面”可包含上面和下面两个方位。装置可被另外导向(旋转90度或在其他方位)，并且在此使用的空间相对描述符被相应地解释。
[0022]在此使用的术语仅是为了描述特定示例实施例的目的，不意图限制本公开的主题。如在此使用的，除非上下文另外清楚地指示，否则单数形式也意图包括复数形式。还将理解的是，当在本说明书中使用时，术语“包括”和/或“包含”指定存在所陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
[0023]在此参照作为理想的示例实施例的示意性图示的截面图示(和中间结构)来描述示例实施例。如此，将预期由例如制造技术和/或容差导致的图示的形状的变化。因此，示例实施例不应被解释为限于在此示出的区域的特定形状，而应包括由例如制造导致的形状的偏差。例如，被示出为矩形的注入区域通常将具有圆形或曲线特征和/或在其边缘具有注入浓度的梯度，而不是从注入区域到非注入区域的二值变化。同样地，通过注入形成的掩埋区会在掩埋区和注入发生的表面之间的区域中导致一些注入。因此，附图中示出的区域在性质上是示意性的，它们的形状不意图示出装置的区域的实际形状，并且不意图限制本公开的主题的范围。
[0024]除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有与本公开的主题所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，诸如在通用字典中定义的术语应被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且将不被解释为理想化或过度形式化的意义，除非在此明确地如此定义。
[0025]下文中，将参照附图详细地解释示例实施例。
[0026]如上所述，在计算装置中，浮点数由一定数量的比特表示。这意味着浮点数可仅表示由它们被分配的比特数界定的无穷大数空间的不连续且受约束的部分。对于规格化浮点数，与标准的科学记数法格式类似地表示数字，数字的有效数部分和指数部分中的整数用于指示小数点应位于何处。例如，在十进制系统中，23，467被表示为2.3467 X 104，其中，整数的单个数字是2，小数点向右4位。当数字以二进制表示时，最高有效位总是I。要理解的是，在此科学记数法的使用由于其对普通读者的适用性而被使用，并且仅是说明性示例。要进一步理解的是，优选的本公开的主题集中于二进制数。
[0027]当浮点数较小时，在有效数或小数部分中没有前导零。而是，通过调整指数部分移除前导零。因此，(在十进制中)0.0123将会被写为1.23X10_2，并且前导零将被移除。
[0028]然而，根据IEEE 754标准，在一些情况下，存在浮点记数法将导致指数太小而不能被正确地表示的数字