描述的半导体装置可使用各种封装技术被封装。例如，根据本发明构思的原理构造的半导体装置可使用以下技术中的任何一种被封装:层叠式封装(PoP)技术、球栅阵列(BGA)技术、芯片级封装(CSP)技术、塑料引线芯片载体(PLCC)技术、塑料双列直插式封装(PDIP)技术、裸片格栅封装(die in waffle pack)技术、裸片级晶片形式(die inwafer form)技术、板上芯片(COB)技术、陶瓷双列直插式封装(CERDIP)技术、塑料公制方形扁平封装(PMQFP)技术、塑料方形扁平封装(PQFP)技术、小外形封装(SOIC)技术、窄间距小外形封装(SSOP)技术、薄型小外形封装(TSOP)技术、薄型方形扁平封装(TQFP)技术、系统级封装(SIP)技术、多芯片封装(MCP)技术、晶片级制造封装(WFP)技术、晶片级加工的堆叠式封装(WSP)技术或将对本领域技术人员公知的其他技术。
[0118]方法步骤可由执行计算机程序的一个或更多个可编程处理器执行，以通过操作输入数据并产生输出来执行功能。方法步骤还可由专用逻辑电路(例如，FPGA(现场可编程门阵列)或ASIC(专用集成电路))执行，并且设备可被实现为专用逻辑电路(例如，FPGA(现场可编程门阵列)或ASIC(专用集成电路))。
[0119]在各种实施例中，计算机可读介质可包括当被执行时使装置执行至少一部分方法步骤的指令。在一些实施例中，计算机可读介质可包括在磁介质、光介质、其他介质或其组合(例如，CD-ROM、硬盘驱动器、只读存储器、闪存驱动器等)中。在这样的实施例中，计算机可读介质可以是有形地且非暂时地实施的制造的物品。
[0120]尽管已经参照示例实施例描述了本公开的主题的原理，但是本领域技术人员将清楚的是，在不脱离这些本公开构思的精神和范围的情况下，可对其进行各种改变和修改。因此，应当理解的是，以上实施例不是限制性的，而仅是说明性的。因此，本公开构思的范围将由权利要求及其等同物的最宽的容许解释确定，不应受前述描述限制或限定。因此，将理解的是，权利要求意图涵盖落入实施例的范围内的所有这样的修改和改变。
【主权项】
1.一种浮点加法器，包括: 浮点加法单元，被构造为通过将两个浮点操作数相加或相减来产生浮点结果，其中，每个浮点操作数包括小数部分和指数部分； 所述浮点加法单元包括: Far路径电路，被构造为不管这两个浮点操作数中的每一个或浮点结果是否各自包括规格化数或非规格化数，基于这两个浮点数的加法或减法来计算Far路径结果， Close路径电路，被构造为不管这两个浮点操作数中的每一个或浮点结果是否各自包括规格化数或非规格化数，基于这两个浮点操作数的减法来计算Close路径结果，其中，Close路径电路包括被构造为当Close路径结果包括非规格化数时限制Close路径结果的小数点移位的钳位电路，以及 最后结果选择器电路，被构造为至少部分基于这两个浮点操作数的指数部分的差的量在Far路径结果和Close路径结果之间进行选择。
2.如权利要求1所述的浮点加法器，其中，所述最后结果选择器电路被构造为至少部分基于每个浮点操作数的各自的指数部分是否彼此相等并且在所述浮点加法单元经由真正的减法产生浮点结果的情况下，在Far路径结果和Close路径结果之间进行选择。
3.如权利要求1所述的浮点加法器，其中，所述Far路径电路包括: 非规格化至规格化校正电路，被构造为如果这两个浮点操作数都包括非规格化数并且Far路径结果包括规格化数，则调整Far路径结果的指数部分。
4.如权利要求1所述的浮点加法器，其中，所述Far路径电路包括:非规格化数检测电路，被构造为确定这两个浮点操作数中的任一个是否包括非规格化数。
5.如权利要求1所述的浮点加法器，其中，所述Far路径电路包括:前导位补偿电路，被构造为如果浮点操作数包括非规格化数，则移动浮点操作数的小数点。
6.如权利要求1所述的浮点加法器，其中，所述Close路径电路包括: 规格化至非规格化校正电路，被构造为如果Close路径结果包括非规格化数，则调整Close路径结果的小数点移位。
7.如权利要求1所述的浮点加法器，其中，所述Close路径电路包括:非规格化数检测电路，被构造为确定这两个浮点操作数中的任一个是否包括非规格化数。
8.如权利要求1所述的浮点加法器，其中，所述Close路径电路包括:小数点移位电路，被构造为估计用于移动Close路径结果的小数点的量， 其中，所述小数点移位电路包括: 前导零估计器电路，被构造为估计用于移动Close路径结果的小数点的估计量，以及 钳位电路，被构造为确定Close路径结果是否是非规格化数，并且如果Close路径结果是非规格化数，则限制Close路径结果的小数点移位的量，从而使Close路径结果的小数点移位的量不超过小数点移位的最大量。
9.如权利要求1所述的浮点加法器，其中，所述浮点加法单元不被构造为通过将这两个浮点操作数相乘来产生浮点结果。
10.一种通过浮点加法器执行的方法，包括: 接收第一浮点操作数和第二浮点操作数； 不管第一浮点操作数、第二浮点操作数或Far路径结果中的至少一个是否包括非规格化数，基于第一浮点操作数和第二浮点操作数的加法或减法来计算Far路径结果； 不管第一浮点操作数、第二浮点操作数或Close路径结果中的至少一个是否包括非规格化数，基于第一浮点操作数和第二浮点操作数的减法来计算Close路径结果，其中，计算Close路径结果包括:如果Close路径结果包括非规格化数，则限制Close路径结果的小数点移位的量；以及 至少部分基于第一浮点操作数的指数部分和第二浮点操作数的指数部分之差在Far路径结果和Close路径结果之间进行选择。
11.如权利要求10所述的方法，其中，在Far路径结果和Close路径结果之间进行选择的步骤包括: 仅在计算Close路径结果包括执行真正的减法的情况下，选择Close路径结果。
12.如权利要求10所述的方法，其中，计算Far路径结果的步骤包括: 如果第一浮点操作数和第二浮点操作数都包括非规格化数并且Far路径结果包括规格化数，则调整Far路径结果的指数部分。
13.如权利要求10所述的方法，其中，计算Far路径结果的步骤包括:如果第一浮点操作数和第二浮点操作数都包括非规格化数并且Far路径结果包括规格化数，则调整Far路径结果的指数部分； 其中，计算Close路径结果的步骤包括:如果Close路径结果包括非规格化数，则调整Close路径结果的小数点移位。
14.如权利要求10所述的方法，其中，计算Close路径结果的步骤包括: 估计用于移动Close路径结果的小数点的估计量； 确定Close路径结果是否是非规格化数；以及 如果Close路径结果是非规格化数，则限制Close路径结果的小数点移位的量，从而使Close路径结果的小数点移位的量不超过小数点移位的最大量。
15.如权利要求10所述的方法，其中，计算Close路径结果的步骤包括:如果浮点操作数包括非规格化数，则移动浮点操作数的小数点。
16.一种信息处理系统，包括: 存储器，被构造为存储两个浮点操作数；以及 处理器，包括: 浮点加法单元，被构造为通过将两个浮点操作数相加或相减来产生浮点结果，其中，每个浮点操作数包括小数部分和指数部分； 所述浮点加法单元包括: Far路径电路，被构造为不管这两个浮点操作数或浮点结果是否各自包括规格化数或非规格化数，基于这两个浮点数的加法或减法来计算Far路径结果， Close路径电路，被构造为不管这两个浮点操作数或浮点结果是否包括规格化数或非规格化数，基于这两个浮点操作数的减法来计算Close路径结果，其中，Close路径电路包括被构造为当Close路径结果包括非规格化数时限制Close路径结果的小数点移位的钳位电路，以及 最后结果选择器电路，被构造为至少部分基于这两个浮点操作数的指数部分的差的量在Far路径结果和Close路径结果之间进行选择。
17.如权利要求16所述的系统，其中，所述最后结果选择器电路被构造为至少部分基于每个浮点操作数的各自的指数部分是否彼此相等并且在所述浮点加法单元经由真正的减法产生浮点结果的情况下，在Far路径结果和Close路径结果之间进行选择。
18.如权利要求16所述的系统，其中，所述Far路径电路包括:非规格化至规格化校正电路，被构造为如果这两个浮点操作数都包括非规格化数并且Far路径结果包括规格化数，则调整Far路径结果的指数部分； 其中，所述Close路径电路包括:规格化至非规格化校正电路，被构造为如果Close路径结果包括非规格化数，则调整Close路径结果的小数点移位。
19.如权利要求16所述的系统，其中，所述Far路径电路包括:前导位补偿电路，被构造为如果浮点操作数包括非规格化数，则移动浮点操作数的小数点。
20.如权利要求16所述的系统，其中，所述Close路径电路包括: 前导零估计器电路，被构造为估计用于移动Close路径结果的小数点的估计量， 钳位电路，被构造为确定Close路径结果是否是非规格化数，并且如果Close路径结果是非规格化数，则产生用于移动Close路径结果的小数点的非规格化钳制量，其中，非规格化钳制量包括足够小以防止非规格化数的大规模相消的值， 小数点移位电路，被构造为根据Close路径结果是否包括非规格化数，基于估计量或非规格化钳制量来移动Close路径结果的小数点。
【专利摘要】提供一种浮点加法器、通过浮点加法器执行的方法和信息处理系统。根据一个总体方面，一种设备可包括：浮点加法单元，包括Far路径电路、Close路径电路和最后结果选择器电路。Far路径电路可被构造为不管操作数或结果是否包括规格化数或非规格化数，基于两个浮点数的加法或减法来计算Far路径结果。Close路径电路可被构造为不管操作数或结果是否包括规格化数或非规格化数，基于两个浮点操作数的减法来计算Close路径结果。最后结果选择器电路可被构造为至少部分基于两个浮点操作数的指数部分的差的量在Far路径结果和Close路径结果之间进行选择。
【IPC分类】G06F7-485
【公开号】CN104657107
【申请号】CN201410659121
【发明人】埃里克·C·昆尼尔
【申请人】三星电子株式会社
【公开日】2015年5月27日
【申请日】2014年11月18日
【公告号】DE102014114074A1, US20150142864