层次化存储系统、存储控制器以及代替层次间的数据移动的方法
【技术领域】
[0001]本发明的实施方式涉及层次化存储系统、存储控制器以及代替层次间的数据移动的方法。
【背景技术】
[0002]近年来，正在开发利用层次化存储技术的各种存储装置。层次化存储技术管理性能不同的多种存储装置的物理存储区域(以下称物理卷)。由此层次化存储技术构成把多个物理卷作为实体而具有的至少一个虚拟的存储区域(以下称逻辑卷)。逻辑卷可由主计算机识别，提供给该主计算机。层次化存储技术进而根据访问频度那样的数据的特性决定应存储数据的存储装置。也就是说在层次化存储技术中，数据层次化存储在多个存储装置内。在层次化存储技术中，同种存储装置(物理卷)的集合称为“层次”。一般情况下，越是性能高的存储装置，越位于上位的层次。应用了层次化存储技术的存储系统称为层次化存储系统。
[0003]在层次化存储系统中，存储控制器在逻辑卷中例如存储访问频度高的数据的情况下，一般在构成该逻辑卷的物理卷中性能更高的(亦即更上位的层次的)存储装置的物理卷内存储该数据。另外，访问频度那样的数据特性随时间的经过而发送变化。因此存储控制器根据数据特性的变化，变更数据的存储目的地。也就是说存储控制器根据数据特性的变化，在物理卷(层次)间进行数据的移动、再配置。
[0004]一般情况下，频繁被访问的数据或者要求高响应性能的数据，限于存储在存储装置内的数据的一部分。因此鉴于性能越高的存储装置每单位存储容量的单价越高，所以不希望把所有的数据都存储在高性能的存储装置内。因此在层次化存储系统中，存储控制器把访问频度高的数据存储在闪存器装置那样的访问性能优良的存储装置(上位层次)内。另外存储控制器把访问频度低的数据存储在硬盘驱动器或者磁带装置那样的廉价的存储装置(下位层次)内。由此，因为能够在廉价的存储装置内存储大部分数据，所以能够削减构建存储系统所需要的成本。
[0005]现有技术文献
[0006]专利文献
[0007]专利文献1:日本特开2010-108341号公报
[0008]专利文献2:日本特开2012-252514号公报
[0009]专利文献3:日本特开2009-43030号公报
【发明内容】
[0010]发明要解决的问题
[0011]在层次化存储系统中，在数据特性变化的情况下，如上述，该数据在层次间移动。为了该数据的移动，存储控制器对每一数据(更详细说对一定大小的数据块)收集访问频度那样的数据特性。然后存储控制器根据每一数据的数据特性，例如以一定的时间间隔T决定存储目的地的层次应该被变更的数据。存储控制器移动所决定的数据。
[0012]但是，在把时间间隔T设定为比较大的值的情况下，难以立即移动特性变化了的数据。另一方面，在把时间间隔T设定为比较小的值的情况下，数据移动频繁地进行。于是，在从下位层次向上位层次移动数据或者在从上位层次向下位层次移动数据的任何一种情况下，存储装置间的数据输入输出(以下称数据移动输入输出)的次数都增大。该数据移动输入输出的次数的增大引起通常的数据访问中的输入输出性能的劣化。另外，在对移动到上位层次的数据的访问集中是瞬态的情况下，例如在对该数据的访问频度降低后，希望把该数据向下位层次移动。但是为此发生数据移动输入输出。
[0013]这样在现有的层次化存储系统中，“层次间的数据移动的抑制”和“输入输出性能的维持(对下位层次的数据访问的抑制)”处于一种权衡的关系。
[0014]另一方面，作为使对低速的存储装置的访问高速化的方法，以往已知超高速缓存技术。另外已知把高速存储装置的一部分存储区域作为低速存储装置的超高速缓冲存储器来利用的超高速缓存技术。关于在超高速缓冲存储器中存储的数据，没有层次间的数据移动，能够维持输入输出性能。
[0015]这里假定在现有的层次化存储系统中应用现有的超高速缓存技术。另外假定下位层次的数据存储在超高速缓冲存储器中。在这种情况下，现有技术能够抑制对于下位层次的数据访问。但是现有技术难于抑制在数据通过层次化存储功能向上位层次移动的情况下发生的数据移动输入输出。
[0016]另外现有技术与对哪个层次的数据访问无关地在超高速缓冲存储器中存储数据。因此在超高速缓冲存储器中混合存在上位层次的数据和下位层次的数据。特别在超高速缓冲存储器中，上位层次的数据占有比例高。其原因是一般情况下上位层次的数据的访问频度高。因此用于超高速缓存下位层次的数据的区域少，其结果，对下位层次的数据访问增大。
[0017]本发明要解决的课题是，提供能够抑制层次间的物理数据移动且维持输入输出性能的层次化存储系统、存储控制器以及代替层次间的数据移动的方法。
[0018]用于解决问题的方案
[0019]根据实施方式，提供在层次化存储系统中处理来自主计算机的输入输出请求的存储控制器。上述层次化存储系统具有:第一存储装置，包含第一物理卷；和第二存储装置，包含第二物理卷，且与上述第一存储装置相比，访问速度低且存储容量大。上述存储控制器具有逻辑卷管理部、层次管理部、和超高速缓存控制部。上述逻辑卷管理部向上述主计算机提供由上述第一物理卷和上述第二物理卷组成的逻辑卷。上述层次管理部将上述第一物理卷作为第一层次来管理，将上述第二物理卷作为比上述第一层次低的第二层次来管理，而且根据数据的特性，决定或者变更应存储该数据的层次。上述超高速缓存控制部将上述第一物理卷内的存储区域分割为存储数据的数据区域的集合和存储超高速缓存数据的超高速缓存区域的集合，使上述超高速缓存区域的集合作为上述层次化存储系统的超高速缓冲存储器来发挥作用。上述超高速缓存控制部进一步在由上述层次管理部判断为存储在上述第二物理卷内的第一数据应向上述第一物理卷移动、且上述第一数据存储在上述第一物理卷的第一超高速缓存区域内的情况下，将上述第一超高速缓存区域变更为第一数据区域。
【附图说明】
[0020]图1是表示实施方式的计算机网络系统的典型的硬件结构的框图。
[0021]图2是主要表示图1中表示的存储控制器的典型的功能结构的框图。
[0022]图3是表示图2中表示的物理卷管理表的数据结构例的图。
[0023]图4是表示图2中表示的逻辑卷管理表的数据结构例的图。
[0024]图5是表示图2中表示的超高速缓冲存储器管理表的数据结构例的图。
[0025]图6是表示该实施方式中的层次间的数据移动的例子的图。
[0026]图7是表示在该实施方式中应用的层次变更处理的典型的步骤的流程图。
[0027]图8是表示在层次变更处理中包含的区域置换处理的典型的步骤的流程图。
[0028]图9是表示在该实施方式中应用的输入输出处理的典型的步骤的流程图。
[0029]图10是表示在区域置换处理中包含的数据区域释放处理的典型的步骤的流程图。
[0030]图11是表示在该实施方式中应用的超高速缓冲存储器区域释放处理的典型的步骤的流程图。
[0031]图12是表示在该实施方式中应用的超高速缓存同步化处理的典型的步骤的流程图。
【具体实施方式】
[0032]下面参照【附图说明】各种实施方式。
[0033]图1是表示一种实施方式的计算机网络系统的典型的硬件结构的框图。计算机网络系统由层次化存储系统10、主计算机(以下称主机)20、以及网络30构成。层次化存储系统10 (更详细说，层次化存储系统10的存储控制器13)通过网络30连接主机20。主机20把层次化存储系统10作为外部存储装置利用。网络30例如是存储区域网络(SAN)、因特网或者内联网。因特网或者内联网例如通过以太网(注册商标)构成。
[0034]层次化存储系统10具有高速存储装置(以下称高速存储器)11、低速存储装置(以下称低速存储器)12、存储控制器13、和存储器接口总线14。高速存储器11例如由称为闪存 RAID (Redundant Arrays of Inexpensive Disks (廉价磁盘冗余阵列)或者 RedundantArrays of Independent Disks (独立磁盘冗余阵列))的闪存器阵列构成。在本实施方式中高速存储器11使用多个闪存器端口 110实现。闪存器端口 110的各个包含闪存器的集合。闪存器端口 110的各个可以包含闪存器以外的可改写的非易失存储器的集合。高速存储器11与存储器接口总线14。
[0035]高速存储器11的存储区域分割为数据区域的集合和超高速缓存区域的集合使用。在本实施方式中，数据区域的集合的总容量和超高速缓存区域的集合总容量不固定，如后面叙述的那样动态地变更。数据区域作为存储通常的数据(实数据)的存储区域使用。超高速缓存区域作为存储超高速缓存数据的存储区域(超高速缓冲存储器)使用。
[0036]低速存储器12例如由称为RAID的HDD (Hard Disk Drive (硬盘驱动器))阵列构成。在本实施方式中低速存储器12使用比超高速缓冲存储器访问速度低的多个HDD 120实现。亦即低速存储器12的访问性能(访问速度)比高速存储器的访问性能(访问速度)低。低速存储器12与存储器接口总线14连接。此外不必要高速存储器11以及低速存储器12 —定具有阵列结构。
[0037]一般在层次化存储技术中，把汇总同一种类的存储装置的单位称为层次。另外，在用访问性能进行比较的情况下，访问性能越高的存储装置，越位于更上位的层次。同样，访问性能越低的存储装置，越位于更下位的层次。在图1表示的层次化存储系统中，存在两个访问性能不同的高速存储器11以及低速存储器12。在这种情况下，高速存储器11位于上位层次(第一层次)，低速存储器12位于下位层次(第二层次)。也就是说在本实施方式中，把具有比某基准的访问性能高的第一访问性能的高速存储器11的层次称为上位层次，把具有比该基准的访问性能低的第二访问性能的低速存储器12的层次称为下位层次。此夕卜，层次化存储系统10例如也可以具有磁带装置那样的、比低速存储器12更低速(低层次)的低速存储器(第三层次的低速存储器)。
[0038]存储控制器13通过存储器接口总线14连接到高速存储器11以及低速存储器12。存储器接口总线14的接口种类，是小型计算机系统接口(SCSI)、光纤通道(FC)、串行连接方式的SCSI (SAS)、或者串行AT附件(SATA)。
[0039]存储控制器13控制高速存储器11以及低速存储器12。存储控制器13具有阵列管理功能(阵列管理部201)、输入输出(I/O)控制功能(I/O控制部202)、逻辑卷管理功能(逻辑卷管理部203)、层次管理功能(层次管理部204)、和超高速缓冲存储器控制功能(超高速缓存控制部205)。
[0040]存储控制器13 (更详细说，存储控制器13的后述的CPU 136)使用阵列管理功能构建由多个闪存器端口 110构成的闪存器阵列(亦即高速存储器11)。同样，存储控制器13 (CPU 136)使用阵列管理功能构建由多个HDD 120构成的HDD阵列(亦即低速存储器12)。
[0041]存储控制器13 (CPU 136)使用I/O控制功能处理从主机20接收的请求，在来自主机20的请求是数据访问请求的情况下，向存储器I/F 132委托处理。
[0042]存储控制器13 (CPU 136)使用逻辑卷管理功能构建(定义)对主机20提供的(亦即通过主机20能够识别的)逻辑卷。在本实施方式中逻辑卷是使用高速存储器11以及低速存储器12内的物理卷(第一以及第二物理卷)构成的虚拟的存储区域。也就是说逻辑卷把高速存储器11以及低速存储器12内的物理的存储区域作为实体以