1+x 22+x25镜像，1+x 7+x25与1+x ls+x25镜像。两个镜像的本原多项式生成 的m序列有较强的相关性。没有镜像关系的本原多项式生成的m序列的互相关函数几乎 为零，可以认为是不相关的。例如本原多项式I+X +X2+X5+X19、I+X+X 2+X6+X19、I+X+X4+X 6+X19、 l+x3+x4+x6+x19、l+x+x 5+x6+x19、l+x+x4+x7+x 19、l+x5+x6+x7+x19、l+x+x 6+x8+x19、l+x3+x25、l+x 7+x25 之间互不相关。
[0032] m序列的伪随机性很好，但它每次只能输出一位。要想产生一个多数据位的伪随机 数，很自然的想法是从最长线性反馈移位寄存器中直接抽取几位，得到一个多位的随机数。 图5是一个从8位的最长线性反馈移位寄存器中得到4位伪随机数的电路示意图。其线性 反馈逻辑电路对应的本原多项式可选择l+x 2+x3+x4+x8,即a6、a5、a4、a0数据位对应的反馈 线处于连接状态。但这种方法不好，因为本时刻输出的伪随机数，与下一时刻输出的伪随机 数，除一个数据位是新生成的外，其它几个数据位是相同的，只不过位置偏移了一位。本时 刻输出的伪随机数，与下一下一时刻输出的伪随机数，除两个数据位是新生成的外，其它两 个数据位是相同的，只不过位置偏移了两位。依次类推。也就是说用这种方法生成的伪随 机数前后之间有较强的相关性，因此其质量不够好。
【发明内容】
[0033] 本发明的目的是提供一种数据位数可选的伪随机信号发生方法，以解决现有技术 存在的问题。
[0034] 为了达到上述目的，本发明所采用的技术方案为：
[0035] -种数据位数可选的伪随机信号发生方法，其特征在于：采用两组伪随机数发生 器电路结构时，基于并行结构最长线性反馈移位寄存器的N a位伪随机数发生器A，生成了 m位的均勾分布伪随机数，记为A[k]，以二进制表示为Am Jk=Am 2[k]. . . AjkilAjk];基于并 行结构的Nb位最长线性反馈移位寄存器的伪随机数发生器B，生成了 m位的均匀分布伪随 机数，记为B[k]，以二进制表示为Bni JkBni 2[k]. .. B1D^BJk];伪随机数A[k]与伪随机数 B[k]并联，生成2m位伪随机数D[k]，以二进制表示为D2ni Jk]D2ni2[k]. .. D1MDJk];要求伪 随机数发生器A生成的伪随机数A[k]与伪随机数发生器B生成的伪随机数B[k]不相关， 即伪随机数发生器A的本原多项式与伪随机数发生器B的本原多项式不能是镜像本原多项 式，由于伪随机数发生器A与伪随机数发生器B之间不相关，生成的伪随机数D [k]中的每 一位是均匀分布的，因此D[k]是2m位均匀分布伪随机数；
[0036] 当m为偶数时，并行结构伪随机数发生器A的序列周期为2Na_l，并行结构伪随机 数发生器B的序列周期为2 Nb-l ;伪随机数D[k]的序列周期为伪随机数发生器A与B序列 周期的最小公倍数，因此伪随机数D[k]的序列周期得到了极大扩展。
[0037] 所述的一种数据位数可选的伪随机信号发生方法，其特征在于：采用三组伪随机 数发生器电路结构时，基于并行结构最长线性反馈移位寄存器的凡位伪随机数发生器A，生 成了 m位的均匀分布伪随机数，记为A[k];基于并行结构最长线性反馈移位寄存器的\位 伪随机数发生器B，生成了 m位的均匀分布伪随机数，记为B [k];基于并行结构最长线性反 馈移位寄存器的N。位伪随机数发生器C，生成了 m位的均匀分布伪随机数，记为C[k] ;A[k] 与B[k]与C[k]并联，生成3m位的均匀分布伪随机数D[k];要求伪随机数发生器A与伪随 机数发生器B与伪随机数发生器C互不相关；
[0038] 当m为偶数时，并行结构伪随机数发生器A的序列周期为2Na_l，并行结构伪随机 数发生器B的序列周期为2 Nb-l，并行结构伪随机数发生器C的序列周期为2&-1 ;伪随机数 D [k]的序列周期为伪随机数发生器A与B与C序列周期的最小公倍数，因此伪随机数D [k] 的序列周期得到了极大扩展。
[0039] 本发明对两个以上伪随机数发生器进行运算，产生长序列周期高速伪随机数。本 发明能实时产生有多个数据位的均匀分布伪随机数，也能产生其它分布的伪随机数，也能 产生宽频带的数字白噪声信号，还可产生多种位宽的伪随机信号，其均值、方差等参数可调 -K- To
【附图说明】
[0040] 图1固态噪声信号发生器原理框图。
[0041] 图2高斯分布数字噪声信号发生器原理框图。
[0042] 图3二进制均匀分布数字噪声信号发生器原理框图。
[0043] 图4最长线性反馈移位寄存器原理框图。
[0044] 图5从8位最长线性反馈移位寄存器抽取4位数的原理框图。
[0045] 图6并行结构伪随机数发生电路原理框图。
[0046] 图7发明的伪随机数产生电路原理框图。
[0047] 图8有三个电路单元的高速伪随机数产生电路原理框图。
[0048] 图9编码电路原理框图。
[0049] 图10 Hash编码电路原理框图。
[0050] 图11不同分布数字噪声信号产生电路原理框图。
[0051] 图12伪随机数产生电路的一个具体实施原理框图。
[0052] 图13编码电路的一个具体实施原理框图。
[0053] 图14伪随机信号发生器输出电路仿真时序图。
[0054] 图15伪随机数产生电路的另一个具体实施原理框图。
[0055] 图16编码电路的另一个具体实施原理框图。
[0056] 图17伪随机信号发生器输出电路仿真时序图。
[0057] 图18高斯分布噪声信号概率密度曲线。
[0058] 图19高斯分布噪声信号累积分布函数曲线。
[0059] 图20产生高斯分布噪声信号时查找表中的数值曲线。
【具体实施方式】
[0060] 本发明对两个以上伪随机数发生器进行运算，产生长序列周期高速伪随机数的方 法；其中每个伪随机数的产生基于并行结构最长线性反馈移位寄存器电路；要求参与运算 的每个伪随机数发生器产生的伪随机数互不相关；能实时产生有多个数据位的均匀分布伪 随机数；也能产生其它分布的伪随机数；能产生宽频带的伪随机数字白噪声信号；输出数 据位数可选择；其均值、方差等参数可调节。下面阐述本发明的技术原理。
[0061] 从最长线性反馈移位寄存器中抽取几位数的方法中相临伪随机数之间有部分数 据位是相同的，只不过位置有所偏移，生成的伪随机数质量不好，需要做出改进。
[0062] 对于η位的最长线性反馈移位寄存器，内部寄存器的值表示了电路的状态 {Q[k]}，当前时刻寄存器的值记为 Qn i [k]、Qn 2 [k]、Qn 3 [k] · ·. Q1 [k]、Q。[k]，Qn [k]为
[0063] Qn [k] = C1Qn ![k]十 C2Qn 2 [k]十 C3Qn 3 [k]十...十 cn !Q1 [k]十 cnQ。[k]
[0064] 下时刻电路的状态记为{Q [k+1]}，寄存器的值为Qn i [k+1]、Qn 2 [k+1]、 QnJk+lL-.Qjk+lLQjk+l]，则
[0065] Qn i[k+l] = Qn [k]
[0066] Qn 2[k+l] = Qn i[k]
[0067] Qn 3[k+l] = Qn 2[k]
[0068]
[0069] Qi[k+1] = Q2[k]
[0070] Q〇[k+l] = Q1M
[0071] Qn[k+1] = C1Qn ! [k+1]十 C2Qn 2 [k+1]十 C3Qn 3 [k+1]十· · ·十 cn !Q1 [k+1]十 CnQ0 [k+1]
[0072] 下下时刻电路的状态记为{Q[k+2]}，寄存器的值为Qnl[k+2]、Q n2[k+2]、 Qn 3 [k+2]…Q1 [k+2]、Q0 [k+2]，则
[0073] Qn ! [k+2] = Qn [k+1]
[0074] Qn2[k+2] = Qn ![k+1]
[0075] Qn3[k+2] = Qn2[k+1]
[0076]
[0077] Q1 [k+2] = Q2 [k+1]
[0078] Q0 [k+2] = Q1 [k+1]
[0079] Qn [k+2] = C1Qn i [k+2]十 C2Qn 2 [k+2]十 C3Qn 3 [k+2]十...十 cn 见[k+2]十 CnQ0 [k+2]
[0080] 依次类推。如果准备并行输出m位的二进制数据，为了克服前述方法生成伪 随机数的缺点，需要来m个时钟，将电路的状态从{Q[k]}变为{Q[k+m]}，寄存器的值为 Qn 丨[k+m]、Qn 2 [k+m]、Qn 3 [k+m] · · · Q1 [k+m]、Q。[k+m]。用这种方法生成的 m 位的二进制数据 为Qm i [k+m]、Qm 2 [k+m]、. . .、Q1 [k+m]、Q。[k+m]。这样生成的m位伪随机数前后之间没有任 何数据位是相同的，很好地的克服了数据之间的相关性，伪随机数的质量得到了极大改善。 由于每位二进制数"0"与" 1"码元的概率是相同的，因此生成的m位的伪随机数是均匀分 布的。当m位的伪随机数看作补码时，数值范围为[_2ml，2 ml_l]。当m位的伪随机数看作 无符号数时，数值范围为[0,2m-l]。
[0081] 上述方法的缺点是每来m次时钟，才能得到一个伪随机数，因此电路生成伪随机数 的速度下降了 m倍。如果对上述电路的状态{Q[k]}递推，依次得到{Q[k+1]}... {Q[k+m]}， 将电路状态{Q[k+m]}的逻辑推导出只依赖于{Q[k]}的状态，那么设计出来的最长线性反 馈移位寄存器每来一个时钟，就能输出一个m位的伪随机数，生成伪随机数的速度得到了 极大提高，其内部状态相当于原来的最长线性反馈移位寄存器改变m次的状态。这种并行 结构的最长线