k] Θ Q27 [k]
[0116] 十 Q26[k]十 Q25[k]十 Q4[k]十 Q2[k]十 Q〇[k]十 Q30[k]十 Q26[k]
[0117] Θ Q25M 0 Q0 [k] 0 Q31 [k] 0 Q6 [k]
[0118] = Q31[k] ? Q30[k] ? Q29[k] ? Q28[k] ? Q27[k] ? Q6[k] ? Q4[k] ? Q2[k]
[0119] Q31 [k+8] = Q32 [k+7] = Q30 [k+7] Θ Q26 [k+7] Θ Q25 [k+7] Θ Q0 [k+7]
[0120] = Q30 [k+7] Θ Q26 [k+7] Θ Q25 [k+7] Θ Q0 [k+7] = Q32 [k+5] Θ Q32 [k+1]
[0121 ] ? Q32 [k] ? Q7 [k] = Q30 [k] Θ Q29 [k] Θ Q28 [k] Θ Q27 [k] Θ Q26 [k]
[0122] Θ Q5 [k] Θ Q3 [k] Θ Q1 [k] Θ Q31 [k] Θ Q27 [k] Θ Q26 [k] Θ Q1 [k]
[0123] Θ Q30 [k] Θ Q26 [k] Θ Q25 [k] Θ Q0 [k] Θ Q7 [k]
[0124] = Q31 [k] Θ Q29 [k] Θ Q28 [k] Θ Q26 [k] Θ Q25 [k] Θ Q7 [k] Θ Q5 [k] Θ Q3 [k] Θ Q。[k]
[0125] Q32 [k+8] = Q30 [k+8] Θ Q26 [k+8] Θ Q25 [k+8] Θ Q0 [k+8]
[0126] 推导出的上述各式中，k+8时刻的电路状态只依赖于k时刻的电路状态。用这种 方法设计出的并行结构最长线性反馈移位寄存器每来一个时钟，就相当于原来的最长线性 反馈移位寄存器的内部状态改变了 8次，能输出1个8位的伪随机数，改进了串行输出方法 速度慢的缺点。由于32位最长线性反馈移位寄存器有232-1个状态，其不能被8整除，因此 8位伪随机数的周期为232-1。
[0127] 用相同的方法可以推导出31位最长线性反馈移位寄存器的并行结构反馈逻辑电 路。以生成8位伪随机数为例，取本原多项式l+x3+x31，当前时刻k的电路状态为{Q[k]}， 其寄存器值为 Q3。[k]、Q29 [k].....Q1 [k]、Q。[k]，Q31 [k]为
[0128] Q3I [k] = Q28 [k] Θ Q0 [k]
[0129] 则递推式中k+8时刻的电路状态{Q[k+8]}为
[0130] Q0 [k+8] = Q8 [k]
[0131] Q1 [k+8] = Q9 [k]
[0132]
[0133] Q22 [k+8] = Q30 [k]
[0134] Q23 [k+8] = Q31 [k] = Q28 [k] Θ Q0 [k]
[0135] Q24 [k+8] = Q31 [k+1] = Q28 [k+1] Θ Q0 [k+1]
[0136] = Q29 [k] Θ Q1 [k]
[0137] Q25 [k+8] = Q31 [k+2] = Q28 [k+2] Θ Q〇[k+2]
[0138] = Q30 [k] Θ Q2 [k]
[0139] Q26 [k+8] = Q31 [k+3] = Q28 [k+3] ? Q0 [k+3]
[0140] = Q28 [k]十 Q3 [k]十 Q0 [k]
[0141] Q27[k+8] = Q31 [k+4] = Q2S[k+4]十 Q(j[k+4]
[0142] = Q3i [k+1] Θ Q4[k] = Q28 [k+1] Θ Q〇[k+l] Θ Q4[k]
[0143] = Q29[k]十 Q4[k]十 Qjk]
[0144] Q28 [k+8] = Q31 [k+5] = Q28 [k+5] Θ Q〇[k+5]
[0145] = Q3i [k+2] Θ Q5 [k] = Q28 [k+2] Θ Q〇[k+2] Θ Q5 [k]
[0146] = Q30 [k]十 Q5 [k]十 Q2 [k]
[0147] Q29 [k+8] = Q31 [k+6] = Q28 [k+6] Θ Q〇[k+6]
[0148] = Q3i [k+3] Θ Q6 [k] = Q28 [k+3] Θ Q〇[k+3] Θ Q6 [k]
[0149] = Q28 [k] ? Q0 [k] Θ Q3 [k] Θ Q6 [k]
[0150] = Q28 [k] ? Q6 [k] Θ Q3 [k] Θ Q0 [k]
[0151] Q30[k+8] = Q31 [k+7] = Q2S[k+7]十 Q0[k+7]
[0152] = Q31[k+4]十 Q7[k] = Q2S[k+4]十 Q0[k+4]十 Q7[k]
[0153] = Q31 [k+1] Θ Q4 [k] Θ Q7 [k] = Q28 [k+1] Θ Q0 [k+1] Θ Q4 [k] Θ Q7 [k]
[0154] = Q29 [k] Θ Q7 [k] Θ Q4 [k] Θ Q1Lk]
[0155] Q31 [k+8] = Q28 [k+8] Θ Q0 [k+8] = Q30 [k] Θ Q8 [k] Θ Q5 [k] Θ Q2 [k]
[0156] 推导出的上述各式中，k+8时刻的电路状态只依赖于k时刻的电路状态。用这种 方法设计出的并行结构最长线性反馈移位寄存器每来一个时钟，就相当于原来的最长线性 反馈移位寄存器的内部状态改变了 8次，能输出1个8位的伪随机数，改进了串行输出方法 速度慢的缺点。由于31位最长线性反馈移位寄存器有231_1个状态，其不能被8整除，因此 8位伪随机数的周期为2 31-1。
[0157] 下面以两个电路单元的伪随机数发生器为例，说明本发明的一个具体实施。电路 框图如图12所示。伪随机数发生器A为32位并行结构最长线性反馈移位寄存器，每来一个 时钟输出一个8位伪随机数A[k]，选择本原多项式l+x 2+x6+x7+x32,其并行结构反馈逻辑前 面已做过推导。伪随机数发生器B为31位并行结构最长线性反馈移位寄存器，每来一个时 钟输出一个8位伪随机数B [k]，选择本原多项式l+x3+x31，其并行结构反馈逻辑前面已做过 推导。伪随机数A[k]与B[k]并联在一起，生成16位伪随机数D[k]。伪随机数A[k]的序 列周期为2 32-1。伪随机数B[k]的序列周期为231-1，是一个梅森素数。伪随机数D[k]的序 列周期为伪随机数A[k]的序列周期与伪随机数B[k]的序列周期的最小公倍数，为（2 32-1) (231-1)，约为263,比A[k]的序列周期大大增加。伪随机数的序列周期越长，性能越接近理 想随机数。
[0158] 伪随机信号D[k]送入如图13所示的编码电路后，可生成极高质量的均匀分布伪 随机信号，能够很好的满足各项随机性测试，可用于密码学等领域对随机数质量有严格要 求的场合。输出伪随机信号的序列周期跟伪随机信号D[k]的序列周期相同，每一数据位的 序列周期都扩展为跟伪随机信号D[k]的序列周期相同，伪随机信号的熵值得到了极大改 善。该编码电路输入图12所示的16位数字噪声信号，输出编码后的32位或者16位或者 8位数字噪声信号。输入的数字噪声信号，经过16至224数据位转换电路，将高速率的16 位噪声信号串并转换成1/14速率的224位噪声信号，经过SHA-224编码电路生成相同速率 的224位噪声信号，再经224至32数据位转换电路，将1/14速率的224位噪声信号并串转 换成1/2速率的32位输出噪声信号。经过224至16数据位转换电路，将1/14速率的224 位噪声信号并串转换成1/1速率的16位输出噪声信号。经过224至8数据位转换电路， 将1/14速率的224位噪声信号并串转换成2/1速率的8位输出噪声信号。多相时钟发生 电路，将输入时钟信号分频，产生14路的1/14速率低频时钟信号，每路低频时钟信号的相 位相差一个输入时钟周期，用于串并转换电路。多相时钟发生电路，将输入时钟信号分频， 产生1/2速率输出时钟信号，用于224位至32位并串转换电路；产生1/1速率输出时钟信 号，用于224位至16位并串转换电路；将输入时钟信号倍频，产生2/1速率输出时钟信号， 用于224位至8位并串转换电路。最后经三选一开关，选择32位、16位、8位均匀分布伪随 机数字噪声信号中的一种及相应的时钟输出。图14是输出电路仿真时序图，CLK是周期为 4ns的输入时钟信号，其频率为250MHz，伪随机数发生器工作在此时钟上；32位伪随机数字 噪声信号QA[31. . 0]的输出时钟CLKA的周期为8ns，其频率为125MHz，224位至32位并串 转换电路工作在此时钟频率上；16位伪随机数字噪声信号QB[15. . 0]的输出时钟CLKB的 周期为4ns，其频率为250MHz，224位至16位并串转换电路工作在此时钟频率上；8位伪随 机数字噪声信号QC[7. . 0]的输出时钟CLKC的周期为2ns，其频率为500MHz，224位至8位 并串转换电路工作在此时钟频率上。
[0159] 下面以三个电路单元的伪随机数发生器为例，说明本发明的另一个具体实施。电 路框图如图15所示。伪随机数发生器A为32位并行结构最长线性反馈移位寄存器，每来 一个时钟输出一个8位伪随机数A[k]，选择本原多项式l+x 2+x6+x7+x32。伪随机数发生器B 为31位并行结构最长线性反馈移位寄存器，每来一个时钟输出一个8位伪随机数B [k]，其 本原多项式为l+x3+x31。伪随机数发生器C为19位并行结构最长线性反馈移位寄存器，每 来一个时钟输出一个8位伪随机数C[k]，其本原多项式为l+ x+x2+x5+x19,其并行结构反馈逻 辑可参考前面的推导方法。伪随机数A[k]与B[k]与C[k]并联在一起，生成24位伪随机 数D[k]。伪随机数A[