k]的序列周期为2 32-1。伪随机数B[k]的序列周期为231-1，是一个 梅森素数。伪随机数C[k]的序列周期为2 19-1，是一个梅森素数。伪随机数D[k]的序列周 期为伪随机数A[k]与B[k]与C[k]的序列周期的最小公倍数，为（2 32-1) (231-1) (219-1)，约 为282,比A[k]的序列周期大大增加。应说明，本例中伪随机数发生器A与伪随机数发生器 B与伪随机数发生器C的阶数选择是任意的，只要三者互不相关即可。
[0160] 伪随机信号D[k]送入如图16所示的编码电路后，可生成极高质量的均匀分布伪 随机信号。输出伪随机信号的序列周期跟伪随机信号D[k]的序列周期相同，每一数据位的 序列周期都扩展为跟伪随机信号D[k]的序列周期相同，伪随机信号的熵值得到了极大改 善。该编码电路输入图15所示的24位数字噪声信号，输出编码后的32位或24位或16位 或8位数字噪声信号。输入的数字噪声信号，经过24至384数据位转换电路，将高速率的24 位噪声信号串并转换成1/16速率的384位噪声信号，经过SHA-384编码电路生成相同速率 的384位噪声信号，再经384至32数据位转换电路，将1/16速率的384位噪声信号并串转 换成3/4速率的32位输出噪声信号。经过384至24数据位转换电路，将1/16速率的384 位噪声信号并串转换成1/1速率的24位输出噪声信号。经过384至16数据位转换电路，将 1/16速率的384位噪声信号并串转换成3/2速率的16位输出噪声信号。经过384至8数据 位转换电路，将1/16速率的384位噪声信号并串转换成3/1速率的8位输出噪声信号。图 中的多相时钟发生电路，将输入时钟信号分频，产生16路的1/16速率低频时钟信号，每路 低频时钟信号的相位相差一个输入时钟周期，用于串并转换电路。多相时钟发生电路，将输 入时钟信号分频，产生3/4速率输出时钟信号，用于384位至32位并串转换电路；产生1/1 速率输出时钟信号，用于384位至24位并串转换电路；将输入时钟信号倍频，产生3/2速率 输出时钟信号，用于384位至16位并串转换电路；将输入时钟信号倍频，产生3/1速率输出 时钟信号，用于384位至8位并串转换电路。最后经四选一开关，选择32位、24位、16位、8 位均勾分布伪随机数字噪声信号中的一种及相应的时钟输出。图17是输出电路仿真时序 图，CLK是周期为4. 2ns的输入时钟信号，其频率约为238. 1MHz，伪随机数发生器工作在此 时钟上；32位伪随机数字噪声信号DA[31. . 0]的输出时钟CLK_A的周期为5. 6ns，其频率约 为178. 6MHz，384位至32位并串转换电路工作在此时钟频率上；24位伪随机数字噪声信号 DB [23. . 0]的输出时钟CLK_B的周期为4. 2ns，其频率约为238. IMHz，384位至24位并串转 换电路工作在此时钟频率上；16位伪随机数字噪声信号DC[15. . 0]的输出时钟CLK_C的周 期为2. 8ns，其频率约为357. 1MHz，384位至16位并串转换电路工作在此时钟频率上；8位 伪随机数字噪声信号DD[7. . 0]的输出时钟CLK_D的周期为I. 4ns，其频率约为714. 3MHz， 384位至8位并串转换电路工作在此时钟频率上。
[0161 ] 本发明可产生均勾分布数字白噪声信号、高斯分布数字白噪声信号，也可以产生 其它分布数字噪声信号，其均值、方差可调节。
[0162] 要产生概率密度为f(x)的随机数，其累积分布函数为F(X)，有
[0163]
[0164] 当y为[0, 1. 0]之间的均匀分布随机数序列时，X即为概率密度为f (X)的随机数 序列。
[0165] 工程实践中，产生的随机数范围不是从负无穷大到正无穷大，而是一个有位数限 制的随机数。因此，实际产生的某种分布的随机数，是对这种分布的理想随机数的一种近 似。例如要产生一个8位的随机数，其数值范围为-128~127,要产生一个16位的随机数， 其数值范围为-32768~32767。由y值得到X值可通过一个查找表电路实现。查找表是一 个通过输入地址值查找得到输出数值的电路，一般用RAM实现。
[0166] 产生均匀分布数字白噪声信号时，由以上方法得知，查找表中存储的数值曲线为 一条直的斜线。
[0167] 产生高斯分布数字白噪声信号时，其概率密度曲线如图18所示，其累积分布函数 曲线如图19所示，查找表中存储的数值曲线如图20所示。
[0168] 用以上方法，可产生其它分布的噪声信号。生成不同的噪声信号，只需按要求，计 算好查找表中的数值曲线，进行装载即可。
[0169] 对伪随机数或数字噪声信号进行采样，采样序列设为IxJ，N个样本的均值U为：
[0170]
[0171] 方差σ 2相当于求信号交流部分的功率，公式为： CN 105138306 A VL 13/13 贝
[0172]
[0173] 当N值较大时，采样序列的均值u、方差σ 2可以作为该噪声信号的真实均值、真实 方差的一个估计，其误差很小。
[0174] 把均值为U、方差为σ 2的噪声信号序列{x J归一化成均值为〇、方差为1的噪声 信号序列{yj，公式为：
[0175]
[0176] 用均值为0、方差为1的噪声信号序列{xj构造均值为u、方差为σ 2的噪声信号 序列{yj，公式为：
[0177] Yi= U+ 〇 *x j
[0178] 设带限白噪声信号的带宽为B、均值为0、方差为σ2,则其幅度谱密度为：
[0179] A (f) = 〇 /B
[0180] 功率谱密度为：
[0181] P(f) = σ 2/Β
[0182] 用以上方法，可控制输出数字噪声信号的均值、方差，以及数字白噪声信号的幅度 谱密度或功率谱密度。
[0183] 产生8位伪随机信号时，数值范围为[-128, 127]，其量化误差不大于数值0.5,信 号的信噪比约为48. 2dB。产生16位伪随机信号时，数值范围为[-32768, 32767]，信号的信 噪比约为96. 3dB。产生24位伪随机信号时，数值范围为[-8388608, 8388607]，信号的信噪 比约为144. 5dB。产生32位伪随机信号时，数值范围为[-2147483648, 2147483647]，信号 的信噪比约为192. 7dB。
[0184] 使用高速FPGA电路实现本文论述的方法，输入时钟频率可达500MHz，可输出多种 位宽的宽带伪随机数字噪声信号，满足产生不同精度伪随机数字噪声信号的需求，输出时 钟频率高于100MHz。使用超高速的数字电路实现，可输出更高带宽的数字噪声信号。
[0185] 应当理解本文所述的例子和实施方式仅为了说明，本领域技术人员可根据它做出 各种修改或变化，在不脱离本发明的精神实质的情况下，都属于本发明的保护范围。
【主权项】
1. 一种数据位数可选的伪随机信号发生方法，其特征在于：采用两组伪随机数发生器 电路结构时，基于并行结构最长线性反馈移位寄存器的N a位伪随机数发生器A，生成了 m位 的均匀分布伪随机数，记为A[k]，以二进制表示为Ani Jk=Ani 2[k].. .A1DOAJk];基于并行结 构的Nb位最长线性反馈移位寄存器的伪随机数发生器B，生成了 m位的均匀分布伪随机数， 记为B[k]，以二进制表示为Bni JyBni2M... B1MBJk];伪随机数A[k]与伪随机数B[k] 并联，生成2m位伪随机数D [k]，以二进制表示为D2ni Jk=D2ni 2[k]... D1MDJk];要求伪随 机数发生器A生成的伪随机数A[k]与伪随机数发生器B生成的伪随机数B[k]不相关，即伪 随机数发生器A的本原多项式与伪随机数发生器B的本原多项式不能是镜像本原多项式， 由于伪随机数发生器A与伪随机数发生器B之间不相关，生成的伪随机数D [k]中的每一位 是均匀分布的，因此D[k]是2m位均匀分布伪随机数； 当m为偶数时，并行结构伪随机数发生器A的序列周期为2Na-l，并行结构伪随机数发 生器B的序列周期为2Nb-l ;伪随机数D[k]的序列周期为伪随机数发生器A与B序列周期 的最小公倍数，因此伪随机数D[k]的序列周期得到了极大扩展。2. 根据权利要求1所述的一种数据位数可选的伪随机信号发生方法，其特征在于：采 用三组伪随机数发生器电路结构时，基于并行结构最长线性反馈移位寄存器的凡位伪随机 数发生器A，生成了 m位的均匀分布伪随机数，记为A[k];基于并行结构最长线性反馈移位 寄存器的Nb位伪随机数发生器B，生成了 m位的均匀分布伪随机数，记为B [k];基于并行结 构最长线性反馈移位寄存器的N。位伪随机数发生器C，生成了 m位的均匀分布伪随机数，记 为C[k] ;A[k]与B[k]与C[k]并联，生成3m位的均匀分布伪随机数D[k];要求伪随机数发 生器A与伪随机数发生器B与伪随机数发生器C互不相关； 当m为偶数时，并行结构伪随机数发生器A的序列周期为2Na-l，并行结构伪随机数发 生器B的序列周期为2Nb-l，并行结构伪随机数发生器C的序列周期为2fe-l ;伪随机数D [k] 的序列周期为伪随机数发生器A与B与C序列周期的最小公倍数，因此伪随机数D [k]的序 列周期得到了极大扩展。
【专利摘要】本发明公开了一种数据位数可选的伪随机信号发生器，对两个以上伪随机数发生器进行运算，产生长序列周期高速伪随机数的方法；其中每个伪随机数的产生基于并行结构最长线性反馈移位寄存器电路；要求参与运算的每个伪随机数发生器产生的伪随机数互不相关。本发明能实时产生有多个数据位的均匀分布伪随机数，也能产生其它分布的伪随机数，也能产生宽频带的数字白噪声信号，还可产生多种位宽的伪随机信号，其均值、方差等参数可调节。
【IPC分类】G06F7/58
【公开号】CN105138306
【申请号】CN201510497785
【发明人】张则乐, 胡林军
【申请人】中国电子科技集团公司第四十一研究所
【公开日】2015年12月9日
【申请日】2015年8月12日