功能电路I处于从链接状态和IPAD连接时，每个连接事件的时间间隔为20毫秒，通常发送两对数据包，每对数据包的时间间隔为150微秒，每一对数据包包含接收一个数据包和发送一个数据包，两个数据包的时间间隔为150微秒，通常两个数据包其中一个为空包，而且模拟射频模块9的稳定时间为120微秒，另外考虑蓝牙功能电路I和远端蓝牙芯片的时钟频率差带来的提前搜索量1250微秒，每个连接事件中蓝牙功能电路I最长的工作的时间为(376+150+80) *2+150+120+1250=2732 微秒=2.732 毫秒。这就意味着，每 20 毫秒内 12MHz时钟电路11以及其驱动的除主状态机5之外的其余模块以及微控制模块2在17.268毫秒内处于睡眠状态，而32KHz时钟电路6以及其驱动的主状态机5必须一直工作。
[0023]本发明实施例中，微控制模块2能配置蓝牙功能电路I处于正常工作模式或省电睡眠模式，其中，当处于正常工作状态时，以上描述的所有模块都正常工作，12MHz时钟电路11和32KHz时钟电路6都保持正常运行。而当处于省电睡眠模式时，除了主状态机5的32KHz时钟电路6保持正常，其他由12MHz时钟电路11驱动的部分以及12MHz时钟电路11均处于关断状态。
[0024]12MHz时钟电路11和32KHz时钟电路6都打开的工作的时间是2.732毫秒，而睡眠的时间是17.268毫秒，因此，通过分配给12MHz时钟电路11和32KHz时钟电路6的工作范围，可以达到使得整个蓝牙功能电路I在按照BT40协议工作的平均功耗较小。
[0025]本发明蓝牙功能电路I的睡眠的工作流程和步骤如下:深度睡眠时，要关闭12MHz时钟电路11，使12MHz时钟电路11的时钟输入端口维持在高或低电平，睡眠的顺序是微控制模块2先从SPI 口写入SLEEP_M0DE寄存器为’ I’，这使能蓝牙功能电路I进入睡眠程序，蓝牙功能电路I在处理完子状态中的任务以后就使状态机进入睡眠状态，睡眠状态的状态机会输出使12MHz时钟电路11的晶振震荡关闭的使能信号。所述SLEEP_M0DE寄存器配置值在外部唤醒中断或电平触发唤醒程序的同时会被清零。
[0026]本发明实施例中，唤醒的工作流程和步骤如下:从睡眠状态中唤醒的时间点必须比远端的芯片开始发送的时间点保持一定的提前量(N个625微妙)，这是因为模拟射频模块9从正常上电和提供时钟到稳定的工作状态需要一个固定的时间，而且由于远端的芯片和本地蓝牙功能电路I的时钟频率有固定的误差，所以当处于扫描状态、从连接状态等主状态时，搜索窗必须提前一定的时间。
[0027]如图2所示，本发明实施例中，32KHz时钟电路6控制的状态变化都是从ST_STANDBY (待命状态)到各个子状态的，由于32KHz时钟电路6是一直有的时钟，主状态机5的星形结构的设计可以在12MHz时钟电路11的工作时钟域中的任何一个信号的变化都能够被32KHz时钟电路6采样并反映到主状态机5的变化当中。即由12MHz时钟电路11驱动的从状态机8以及相应的电路模块可以专注于各个子状态中的工作，而把主状态的变化交给32KHz时钟电路6驱动，避免了由于12MHz时钟电路11不稳定导致主状态的不稳定，继而导致的系统不稳定，同时主状态运行的电路的功耗也是最低的。
[0028]如图3所示，12MHz时钟电路11驱动的从状态机8是32KHz时钟电路6驱动的主状态机5中的子状态，子状态的初始跳转依赖于主状态当前所处的位置，然后12MHz时钟电路11驱动的从状态机8就专心完成当前的主状态要求子状态完成的工作，同时子状态的输出也能影响主状态的跳转，子状态也输出控制12MHz时钟电路11的使能信号，当所述使能信号为O时，关闭12MHz时钟电路11，否则12MHz时钟电路11处于工作状态。由于12MHz时钟电路11的打开和关闭都是由从状态机8控制，所以对系统的影响比较有限，同时时间控制可以比较灵活，方便系统的低功耗设计。
[0029]本发明蓝牙功能电路I内通过32KHz时钟电路6驱动主状态机5，通过12MHz时钟电路11驱动从状态机8，微控制器2还能配置蓝牙功能电路I处于正常工作模式或省电睡眠模式，当蓝牙功能电路I处于省电睡眠模式时，关闭12MHz时钟电路11，以降低整个芯片的功耗，提高适应范围，安全可靠。
【主权项】
1.一种低功耗的BT40芯片，其特征是:包括用于实现基带处理能力以及蓝牙射频能力的蓝牙功能电路(I)以及用于实现链路管理能力的微控制模块(2)，所述微控制模块(2)与蓝牙功能电路(I)连接，且能配置所述蓝牙功能电路(I)的工作状态； 所述蓝牙功能电路(I)内包括能使得蓝牙功能电路(I)处于主状态工作的主状态机(5)以及能使得蓝牙功能电路(I)处于从状态工作的从状态机(8)，且蓝牙功能电路(I)内还包括用于驱动主状态机(5)的32KHz时钟电路(6)以及用于驱动从状态机(8)的12MHz时钟电路(11)，所述微控制模块(2)的时钟端与12MHz时钟电路(11)连接。2.根据权利要求1所述的低功耗的BT40芯片，其特征是:所述微控制模块(2)置于蓝牙功能电路(I)外，主状态机(5 )通过低功耗省电控制模块(3 )与12MHz时钟电路(11)连接，微控制模块(2 )还通过蓝牙功能电路(I)内的通用接口模块(4)与低功耗省电控制模块(3)连接，通用接口模块(4)的时钟端与12MHz时钟电路(11)连接。3.根据权利要求2所述的低功耗的BT40芯片，其特征是:所述12MHz时钟电路(11)还分别与数据分包组包模块(10)、模拟射频模块(9)以及数字调制解调模块(7)相对应的时钟端连接。4.根据权利要求3所述的低功耗的BT40芯片，其特征是:所述蓝牙功能电路(I)的主状态包括待机状态、广播状态、扫描状态、发起状态、主链接状态或从链接状态；微控制模块(2)还能通过低功耗省电控制模块(3)使得蓝牙功能电路(I)处于正常工作模式或省电睡眠模式，在蓝牙功能电路(I)处于省电睡眠模式时，关闭驱动从状态机(8)的12MHz时钟电路(11)，且关闭与12MHz时钟电路(11)连接的数字调制解调模块(7 )、模拟射频模块(9 )以及数据分包组包模块(10)。
【专利摘要】本发明涉及一种低功耗蓝牙芯片，尤其是一种低功耗的BT40芯片，属于蓝牙芯片的技术领域。按照本发明提供的技术方案，所述低功耗的BT40芯片，包括用于实现基带处理能力以及蓝牙射频能力的蓝牙功能电路以及用于实现链路管理能力的微控制模块，所述微控制模块与蓝牙功能电路连接，且能配置所述蓝牙功能电路的工作状态；所述蓝牙功能电路内包括能使得蓝牙功能电路处于主状态工作的主状态机以及能使得蓝牙功能电路处于从状态工作的从状态机，且蓝牙功能电路内还包括用于驱动主状态机的32KHz时钟电路以及用于驱动从状态机的12MHz时钟电路，所述微控制模块的时钟端与12MHz时钟电路连接。本发明结构紧凑，能有效再降低蓝牙4.0的功耗，适应性好，安全可靠。
【IPC分类】G06F1/32
【公开号】CN105183131
【申请号】CN201510507114
【发明人】徐卫军
【申请人】江苏钜芯集成电路技术有限公司
【公开日】2015年12月23日
【申请日】2015年8月18日