对应于用以实现或门720的或非门722和反相器727。或非门952具有三个输入，其中一个输入被耦合到延迟电路525的信号路径，并且另两个输入被耦合到电压vssa(逻辑0) ο
[0082]延迟电路525的第一部分910中的组件可以被制造成接近于时钟恢复电路520中的对应组件，从而以上二者之中的组件经受大约相同的PVT差别。这允许延迟电路525的第一部分910接近匹配tl。如图9中的示例中所示，延迟电路525的第二部分920可以用串联耦合的多个反相器922-1到922-4来实现。
[0083]图10是解说根据本公开的一实施例的用于接收数据的方法1000的流程图。方法1000可例如由图5中所示的接收机侧系统500来执行。
[0084]在步骤1010，从多个导体接收码元序列。例如，码元序列可以由耦合到该多个导体(例如，导线Α-C)的接收机(例如，接收机150A-150C)接收。
[0085]在步骤1020，时钟信号通过检测接收到的码元序列中的转变来生成。例如，时钟信号可以由将检测到的转变转换成时钟信号的上升沿的时钟恢复电路(例如，时钟恢复电路520)生成。
[0086]在步骤1030，接收到的码元序列被延迟。例如，接收到的码元序列可以由耦合到接收机(例如，150A-150C)的输出的延迟电路(例如，延迟电路525A-525C)延迟。
[0087]在步骤1040，经延迟的码元序列中的一个或多个码元被使用时钟信号来捕捉，其中经延迟的码元序列中的前一码元是使用时钟信号中的基于检测到的向所接收到的码元序列中的当前码元的转变所生成的时钟脉冲来捕捉的。例如，该一个或多个码元可以由触发器(例如，触发器530)捕捉。经延迟的码元序列的延迟可以约等于或大于触发器(例如，触发器530)的保持时间和检测到的转变与时钟信号的对应沿之间的时间延迟(例如，延迟tl)之和。
[0088]提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员来说都将是显而易见的，且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例，而是应被授予与本文中所公开的原理和新颖特征相一致的最广范围。
【主权项】
1.一种用于接收数据的方法，包括: 从多个导体接收码元序列； 通过检测接收到的码元序列中的转变来生成时钟信号； 延迟所述接收到的码元序列；以及 使用所述时钟信号来捕捉经延迟的码元序列中的一个或多个码元，其中所述经延迟的码元序列中的前一码元是使用所述时钟信号中的基于检测到的向所述接收到的码元序列中的当前码元的转变所生成的时钟脉冲来捕捉的。2.如权利要求1所述的方法，其特征在于，捕捉所述经延迟的码元序列包括用触发器来捕捉所述经延迟的码元序列。3.如权利要求2所述的方法，其特征在于，所述接收到的码元序列被延迟达约等于或大于所述触发器的保持时间的时间延迟。4.如权利要求3所述的方法，其特征在于，所述时间延迟小于所述触发器的建立时间。5.如权利要求2所述的方法，其特征在于，所述接收到的码元序列被延迟达约等于或大于所述触发器的保持时间和检测到的转变与所述时钟信号的对应边沿之间的时间延迟之和的时间延迟。6.如权利要求1所述的方法，其特征在于，每个码元是通过驱动至少一对所述导体并且保持至少一个所述导体不受驱动来被跨所述多个导体发送的。7.如权利要求6所述的方法，其特征在于，所述至少一对导体被用相反极性驱动。8.如权利要求6所述的方法，其特征在于，接收所述码元序列包括将每个码元转换成多个位，并且其中捕捉所述经延迟的码元序列包括使用基于在所述接收到的码元序列中所检测到的从所述前一码元向所述当前码元的转变而生成的所述时钟脉冲来捕捉所述经延迟的码元序列中的所述前一码元的所述多个位。9.如权利要求8所述的方法，其特征在于，将每个码元转换成多个位包括跨不同导体对检测多个差分电压，并且基于检测到的差分电压来生成所述位。10.一种用于接收数据的设备，包括: 用于从多个导体接收码元序列的装置； 用于通过检测接收到的码元序列中的转变来生成时钟信号的装置； 用于延迟所述接收到的码元序列的装置；以及 用于使用所述时钟信号来捕捉经延迟的码元序列中的一个或多个码元的装置，其中所述经延迟的码元序列中的前一码元是使用所述时钟信号中的基于所检测到的向所述接收到的码元序列中的当前码元的转变所生成的时钟脉冲来捕捉的。11.如权利要求10所述的设备，其特征在于，所述接收到的码元序列被延迟达约等于或大于所述用于捕捉经延迟的码元序列的保持时间的时间延迟。12.如权利要求11所述的设备，其特征在于，所述时间延迟小于所述用于捕捉所述经延迟的码元序列的装置的建立时间。13.如权利要求10所述的设备，其特征在于，所述接收到的码元序列被延迟达约等于或大于所述用于捕捉经延迟的码元序列的保持时间和所述用于生成时钟信号的装置的时间延迟之和的时间延迟。14.如权利要求10所述的设备，其特征在于，每个码元是通过驱动至少一对所述导体并且保持至少一个所述导体不受驱动来被跨所述多个导体发送的。15.如权利要求14所述的设备，其特征在于，所述至少一对导体被用相反极性驱动。16.如权利要求14所述的设备，其特征在于，所述用于接收所述码元序列的装置包括用于将每个码元转换成多个位的装置，并且其中所述用于捕捉所述经延迟的码元序列的装置包括用于使用基于所检测到的向所述接收到的码元序列中的所述当前码元的转变而生成的所述时钟脉冲来捕捉所述经延迟的码元序列中的所述前一码元的多个位的装置。17.如权利要求16所述的设备，其特征在于，所述用于将每个码元转换成多个位的装置包括用于跨不同所述导体对检测多个差分电压的装置，以及用于基于检测到的差分电压来生成所述位的装置。18.一种接收装置，包括: 接收机电路，其配置成从多个导体接收码元序列； 时钟恢复电路，其配置成通过检测接收到的码元序列中的转变来生成时钟信号； 延迟电路，其配置成延迟所述接收到的码元序列；以及 触发器，其配置成使用所述时钟信号来捕捉经延迟的码元序列中的一个或多个码元，其中所述触发器使用所述时钟信号中的基于所检测到的向所述接收到的码元序列中的当前码元的转变所生成的时钟脉冲来捕捉所述经延迟的码元序列中的前一码元。19.如权利要求18所述的装置，其特征在于，所述延迟电路被配置成延迟所述接收到的码元序列达约等于或大于所述触发器的保持时间的时间延迟。20.如权利要求19所述的装置，其特征在于，所述时间延迟小于所述触发器的建立时间。21.如权利要求19所述的装置，其特征在于，所述接收到的码元序列被延迟达约等于或大于所述触发器的保持时间和所述时钟恢复电路用以将检测到的转变转换成所述时钟信号的对应边沿所要求的时间延迟之和的时间延迟。22.如权利要求18所述的装置，其特征在于，每个码元是通过驱动至少一对所述导体并且保持至少一个所述导体不受驱动来被跨所述多个导体发送的。23.如权利要求22所述的装置，其特征在于，所述至少一对导体被用相反极性驱动。24.如权利要求22所述的装置，其特征在于，所述接收机电路被配置成将每个码元转换成多个位，并且所述触发器被配置成使用基于所检测到的向所述接收到的码元序列中的所述当前码元的转变所生成的所述时钟脉冲来捕捉所述经延迟的码元序列中的所述前一码元的所述多个位。25.如权利要求24所述的装置，其特征在于，所述接收机电路被配置成通过如下方式来将每个码元转换成多个位:跨不同所述导体对检测多个差分电压，并且基于检测到的差分电压来生成所述位。
【专利摘要】本文中描述了用于多相位信令的系统和方法。在一个实施例中，用于接收数据的方法包括从多个导体接收码元序列(510)，以及通过检测所接收到的码元序列中的转变来生成时钟信号(520)。该方法还包括延迟所接收到的码元序列(522)，并且使用该时钟序号来捕捉经延迟的码元序列中的一个或多个码元，其中该经延迟的码元序列中的前一码元是使用该时钟信号中的基于检测到的向所接收到的码元序列中的当前码元的转变所生成的时钟脉冲来捕捉的(530)。
【IPC分类】H04L7/00, G06F13/42
【公开号】CN105393237
【申请号】CN201480041353
【发明人】C·李, G·A·威利, R·D·韦斯特费尔特
【申请人】高通股份有限公司
【公开日】2016年3月9日
【申请日】2014年7月22日
【公告号】EP3025242A1, US9130735, US20150023454, WO2015013259A1