一种具有可控定时功能的复位电路的制作方法
【技术领域】
[0001]本实用新型涉及复位电路技术领域，尤其涉及一种具有可控定时功能的复位电路。
【背景技术】
[0002]由于在多CPU相互配合使用(如:蓝牙芯片和ARM芯片配合使用)的情况下，CPU有时序工作的先后关系，即一个CPU(A)可能工作在前，另一个CPU(B)需要等CPU(A)的输出信号稳定后再工作。为解决这类芯片时序工作先后的控制实现，本领域技术人员有必要设计一种复位电路，使其能够解决上述技术问题。
【实用新型内容】
[0003]本实用新型的目的在于提供一种具有可控定时功能的复位电路，该复位电路的成本低，其通过外围的简单定时电路，实现定时复位控制，能有效节约CPU中宝贵的定时器资源，实用性较强，市场前景广阔，推广性强。
[0004]为解决上述技术问题，本实用新型的技术方案是:
[0005]—种具有可控定时功能的复位电路，包括通过总线连接在一起的主控CPU和被控CPU,所述主控CPU与一个开关控制模块电连接，所述开关控制模块与一个定时模块电连接，所述开关控制模块还与所述被控CPU的复位引脚电连接；所述主控CPU输出高/低电平给所述开关控制模块，所述开关控制模块在所述定时模块计时结束后，将所述被控CPU的复位引脚的电位先拉低再拉高，使所述被控CPU复位后进入工作状态。
[0006]优选方式为，所述定时模块包括一个555时基芯片，所述555时基芯片的触发端与一个电解电容的正极电连接，所述电解电容的负极接地，所述电解电容的正极还经第二上拉电阻与电源电连接；所述555时基芯片的触发端和输出端还同时与所述开关控制模块电连接。
[0007]优选方式为，所述555时基芯片的控制电压端与一个第一二极管的负极连接，所述第一二极管的正极与电源电连接。
[0008]优选方式为，所述开关控制模块包括第一开关管、第二开关管和第三开关管；所述第一开关管同时与所述主控CPU和所述定时模块电连接，所述主控CPU将所述第一开关管导通后所述定时模块被启动计时；所述第二开关管同时与所述定时模块和所述被控CPU电连接，所述定时模块计时结束后将所述第二开关导通，使所述被控CPU的复位引脚的电位被拉低，所述被控CPU复位；所述第三开关管同时与所述被控CPU和所述主控CPU电连接，所述被控CPU复位后将所述第三开关管导通，使所述主控CPU输出低电平，将所述第一开关管断开，所述定时模块再次被启动计时，所述定时模块计时结束后使所述第二开关管断开，将所述被控CPU的复位引脚电位拉高，所述被控CPU复位结束进入工作状态。
[0009]优选方式为，所述第一开关管选用NMOS场效应管，所述NMOS场效应管定义为第一场效应管；所述第一场效应管的栅极经过第一限流电阻与所述主控CPU的I/O端口电连接；所述第一场效应管的源极接地，所述第一场效应管的漏极与所述定时模块电连接。
[0010]优选方式为，所述第二开关管选用NPN三极管，所述NPN三极管的基极经第三限流电阻与所述定时模块电连接，所述NPN三极管的集电极与所述被控CPU的复位引脚电连接，所述NPN三极管的发射极接地。
[0011]优选方式为，所述第三限流电阻与所述定时模块电连接的一端还与第二二极管的负极电连接，所述第二二极管的正极接地。
[0012]优选方式为，所述第三开关管选用PMOS场效应管，所述PMOS场效应管定义为第二场效应管，所述第二场效应管的栅极和源极同时与所述被控CPU的复位引脚电连接，所述第二场效应管的漏极经第五上拉电阻与所述主控CPU的I/O端口电连接。
[0013]采用上述技术方案后，本实用新型的有益效果是:由于本实用新型的具有可控定时功能的复位电路包括主控CPU和被控CPU，其中主控CPU工作在前，被控CPU工作在后。当主控CPU运行后，需要被控CPU运行时。主控CPU的一个I/O端口输出高电平给开关控制模块，而开关控制模块接收到高电平后先将定时模块启动让其计时，计时过程使本实用新型的复位电路能够可靠复位。定时模块计时结束后，开关控制模块将被控CPU复位引脚的电位拉低，使被控CPU进入复位状态。同时开关控制模块根据被控CPU的复位电位，给主控CPU传输低电平，当主控CPU检测到该低电位后，其使I/O端口持续输出低电平，让开关控制模块再次将定时模块启动计时结束后，开关控制模块将被控CPU复位引脚的电位拉高，让被主控CPU复位结束进入工作状态。因此本实用新型的复位电路在成本不高的情况下，通过外围的简单定时电路，实现定时复位控制，有效地节约了 CPU中宝贵的定时器资源，实用性较强，市场前景广阔，推广性强。
【附图说明】
[0014]图1是本实用新型的具有可控定时功能的复位电路的原理框图；
[0015]图2是实施例中的具有可控定时功能的复位电路的电路图；
[0016]图中:R1—第一限流电阻、R2—第二上拉电阻、R3—第三限流电阻、R4—第四限流电阻、R5—第五上拉电阻、Cl 一电解电容、Dl —第一二极管、D2—第二二极管、Ql—第一场效应管、Q2—NPN三极管、Q3—第二场效应管、Ul—主控CPU、U2—被控CPU、U3— 555时基芯片、VCC —电源。
【具体实施方式】
[0017]为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
[0018]如图1所示，一种具有可控定时功能的复位电路包括通过总线连接在一起的主控CPU和被控CPU，其中主控CPU运行在前，被控CPU运行在后。同时主控CPU与一个开关控制模块电连接，开关控制模块与一个定时模块电连接，开关控制模块还与被控CPU的复位引脚电连接。
[0019]本实用新型的复位电路具体工作原理为:当主控CPU运行后，需被控CPU运行时，主控CPU输出高/低电平给开关控制模块，开关控制模块在定时模块计时结束后，将被控CPU的复位引脚的电位先拉低再拉高，使被控CPU复位后进入工作状态。因此本实用新型能够在成本不高的前提下，通过外围的简单定时电路，实现定时复位控制，有效地节约了 CPU中宝贵的定时器资源，实用性较强，市场前景广阔，推广性强。
[0020]本实用新型的复位电路的定时模块包括一个555时基芯片，555时基芯片的触发端与一个电解电容Cl的正极电连接，电解电容Cl的负极接地，电解电容Cl的正极还经第二上拉电阻R2与电源电连接。555时基芯片的触发端和输出端还同时与所述开关控制模块电连接。555时基芯片的控制电压端与一个第一二极管Dl的负极连接，第一二极管Dl的正极与电源电连接。
[0021]本实用新型的复位电路的开关控制模块包括第一开关管、第二开关管和第三开关管。其中第一开关管同时与主控CPU和定时模块电连接，主控CPU将第一开关管导通后定时模块被启动计时；第二开关管同时与定时模块和述被控CPU电连接，定时模块计时结束后将第二开关导通，使被控CPU的复位引脚的电位被拉低，被控CPU复位；第三开关管同时与被控CPU和主控CPU电连接，被控CPU复位后将第三开关管导通，使主控CPU输出低电平，将第一开关管断开，定时模块再次被启动计时，定时模块计时结束后使所述第二开关管断开，将被控CPU的复位引脚电位拉高，被控CPU复位结束进入工作状态。
[0022]如图2所示，本实施例的第一开关管选用NMOS场效应管，该NMOS场效应管定义为第一场效应管Ql ;第二开关管选用NPN三极管Q2 ;第三开关管选用PMOS场效应管，该PMOS场效应管定义