专利名称：控制和监视信号传输系统的制作方法
技术领域：
本发明涉及控制和监视信号传输系统，并且尤其是涉及这样的控制和监视信号传输系统，其中，从控制器输出的并行控制信号被转换成串行信号，以把它传输到远程装置，在远程装置的受控部分中执行串行一并行转换，以驱动该远程装置，在传感器部分中用于检测装置状态的并行监视信号被转换成串行信号，以把它传输到控制器，为把它供给控制器对串行信号执行串行一并行转换，控制信号叠加到时钟信号上，监视信号叠加到这些信号上。
背景技术：
在自动控制技术领域中，广泛地采用的方式是，控制信号从诸如顺序控制器、可编程序控制器或计算机之类的控制器发送到多个远程受控装置(例如，电动机、螺线管、电磁阀、继电器、半导体开关元件和灯)，以驱动和控制这些装置，并且监视信号从传感器部分传输到控制器，以检测装置的状态(诸如舌簧开关、微动开关和按钮式开关之类的开关的通/断状态)。
在这种技术中，控制器与受控装置之间以及控制器与传感器部分之间，要用诸如电源线、控制信号线和地线之类的许多线来进行互连。从而出现了一个问题，即，由于近来受控装置的体积减小，随着封装密度增大，布线工作变得困难，布线间隔减小，布线费用提高。
为了解决这个问题提出了两种方案“信号串行一并行转换系统”(日本专利申请62-229978)和“并行传感器部分信号的串行传输系统”(日本专利申请62-247245)。按这些系统，由于与每个时钟对应的一个(一位)控制信号(或传感器信号)能叠加到包括电源的时钟信号线上，因此能用少量的线实现控制器与受控装置之间或控制器与传感器部分之间的传输系统中的布线。
按日本专利申请1-140826所公开的发明“控制和监视信号传输方法”，通过把输入单元和输出单元连接到母站并从母站把叠加到电源上的时钟信号供给公用数据信号线，可以用简单结构就能实现控制器与受控单元之间和控制器与传感器部分之间的快速双向信号传输。即，能减少线的数量和降低布线费用，能简化多个单元的连接结构，并且能随意地给各单元分配地址，从而能在所需的位置自由地增加和删除单元。
按上述的现有技术的结构，控制器与受控单元之间和控制器与传感器部分之间能实现快速双向信号传输。但是，由于从控制器传输到受控单元的信号(以下称作“控制信号”)和从传感器部分传输到控制器的信号(以下称作“监视信号”)均供给公用数据信号线，因此它们不能同时传输。即，控制信号和监视信号只能相互排他地传输，而不能同时按两个方向传输。因此，必须分别设置控制信号在公用数据信号线上传输的时间周期和监视信号传输的时间周期。
本发明的一个目的是，提供一种控制和监视信号传输系统，其中，控制信号和监视信号叠加到时钟信号上，控制信号是有预定的占空率的双态信号，并且监视信号作为电流信号来检测。
本发明的另一个目的是，提供一种控制和监视信号传输系统，它把多路复用控制信号和监视信号叠加到时钟信号上。
本发明的又一个目的是，提供一种控制和监视信号传输系统，它把作为有预定占空率的双态信号的第一控制信号和作为电压信号的第二控制信号叠加到时钟信号上，并把作为电流信号的监视信号叠加在这些信号上。
本发明还有一个目的是，提供一种控制和监视信号传输系统，它把作为有预定占空率的双态信号的第一控制信号和作为电压信号的第二控制信号叠加到时钟信号上，并且把作为电流信号的第一监视信号和作为频率信号的第二监视信号叠加到这些信号上。
本发明的控制和监视信号传输系统的通用结构包括控制器；多个受控装置，其中每个受控装置包括受控部分和监视受控部分的传感器部分；母站，它连接到控制器和多个受控装置公用的数据信号线；以及多个子站，它们与多个受控装置相关联，并连接到数据信号线和相关的受控装置，其中，在数据信号线上，控制信号从控制器传输到受控部分，监视信号从传感器部分传输到控制器。
除上述通用结构的元件之外，本发明的控制和监视信号传输系统的母站包括定时信号发生装置，它产生与有预定周期的时钟同步的预定的定时信号；母站输出部分；以及母站输入部分。在定时信号控制下，在每个时钟周期中，通过根据从控制器输入的控制数据信号的数据值改变不同于预定电源电压电平的电压电平的周期与后续的电源电压电平的周期之间的占空率，母站输出部分把控制信号转换成串行脉冲电压信号，并把转换后的信号供给数据信号线。在定时信号的控制下，在每个时钟周期中，按照电源电压电平上升边时有或无监视数据信号与电源电压之间的争用而产生的电流信号，母站输入部分检测在数据信号线上传输的串行脉冲电压上叠加的监视数据信号，从而抽取串行监视数据信号的每个数据值，并把它转换成监视信号，把它输入到控制器。多个子站中的每个子站包括子站输出部分和子站输入部分。子站输出部分确定串行脉冲电压信号的不同于电源电压电平的电压电平周期与后续的电源电压电平的周期之间的占空率，来抽取控制数据信号的数据值，并且把数据值中的与子站对应的数据供给相应的受控部分。在定时信号控制下，子站输入部分建立按相应的传感器部分供给的值变化的双态电流电平构成的监视数据信号，并把它作为监视信号的数据值叠加在串行脉冲电压信号的预定位置上。
按本发明的控制和监视信号传输系统，从控制器到受控部分的控制信号被构成有预定占空率的双态信号(具有电源电压电平和另一电平)，从传感器部分到控制器的监视信号按照在电源电压的上升边时双态信号与电源电压之间的争用产生的电流信号的有或无来检测。这就允许控制信号和监视信号能叠加在时钟信号上。因此，能实现控制器与受控部分之间和控制器与传感器部分之间的快速双向信号传输，而且，控制信号和监视信号能供给到公用数据信号线并同时双向传输。结果，不需设置用于在公用数据信号线上传输控制信号和监视信号所需的独立的周期。因此，信号的传送速率加倍。
除了上述的通用元件之外，本发明的控制和监视信号传输系统的母站包括定时信号发生装置，它产生与有预定的周期的时钟同步的预定的定时信号；母站输出部分；以及母站输入部分。在定时信号控制下，在时钟的每个周期中，母站输出部分通过根据从控制器输入的第一控制信号的数据值，改变不同于预定电源电压电平的电压电平的周期与后续的电源电压电平的周期之间的占空率，以及根据从控制器输入的第二控制数据信号的数据值，把不同于电源电压电平的电平周期中的电平改变为与电源电压不同的预定电平或伪地电平，由此把第一和第二控制数据信号转换成串行脉冲电压信号，并且把转换的信号供给数据信号线。在定时信号控制下，在时钟的每个周期中，母站输入部分按照电源电压电平的上升边时有无监视数据信号与电源电压之间的争用所产生的电流信号，检测在数据信号线上传输的串行脉冲电压信号上叠加的监视数据信号，从而抽取串行监视数据信号的每个数据值，把它转换成监视信号，并把它输入到控制器。多个子站中的每个子站包括子站输出部分和子站输入部分。在定时信号控制下，子站输出部分确定串行脉冲电压信号的不同于电源电压电平的电压电平的周期与后续的电源电压电平的周期之间的占空率，从而抽取第一控制数据信号的数据值，或者，确定不同于电源电压的电平的周期中电平是不是与电源电压不同的预定电压电平或伪地电平，从而抽取第二控制数据信号的数据值，并且把数据值与子站对应的数据供给相应的受控部分。在定时信号控制下，子站输入部分根据相应的传感器部分供给的值，建立由双态电流电平构成的监视数据信号，并把它作为监视信号的数据值叠加到串行脉冲电压信号的预定位置。
按本发明的控制和监视信号传输系统，从控制器到受控部分的第一控制信号构成为有预定占空率的双态信号(具有电源电压电平和另一电平)，不同于第一控制信号的电源电压电平的第二控制信号的电平构成为与电源电压不同的预定电压电平或伪地电平，从传感器部分到控制器的监视信号按照在电源电压电平的上升边时有或无双态信号与电源电压之间的争用而产生的电流信号来检测。这就允许第一和第二控制信号以及监视信号叠加到时钟信号上。因此，能在控制器与受控部分之间和控制器与传感器部分之间进行快速双向信号传输，多路(双路)控制信号和非多路监视信号能供给到公用数据信号线上，并且同时双向传输信号。结果，不必设置在公用数据信号线上传输控制信号或监视信号的分离的周期，能使信号传送速率比常规信号传送速率快三倍。
除上述的通用结构的元件之外，本发明的控制和监视信号传输系统还包括定时信号发生装置，它产生与有预定周期的时钟同步的预定的定时信号；母站输出部分；以及母站输入部分。在定时信号控制下，在时钟的每个周期中，通过根据从控制器输入的第一控制数据信号的数据值改变不同于预定电源电压电平的电压电平的周期与后续的电源电压电平的周期之间的占空率，以及根据从控制器输入的第二控制数据信号的数据值，将不同于电源电压电平的电平的周期中的电平驱动到与电源电压不同的预定电平或伪地电平，母站输出部分把第一和第二控制信号转换成串行脉冲电压信号，并把转换的信号供给数据信号线。在定时信号控制下，在时钟的每个周期中，母站输入部分按照在电源电压电平上升边时有无监视数据信号与电源电压之间的争用而产生的电流信号，来检测在数据信号线上传输的串行脉冲电压信号上叠加的第一监视数据信号，检测在数据信号线上传输的串行脉冲电压信号上叠加的作为频率信号的第二监视数据信号，以抽取第一和第二串行监视数据信号的数据值，并把它们转换成监视信号，把它们输入控制器。多个子站中的每个子站包括子站输出部分和子站输入部分。在定时信号控制下，子站输出部分确定串行脉冲电压信号的不同于电源电压电平的电压电平周期与后续的电源电压电平的周期之间的占空率，从而抽取第一控制数据信号的数据值，或者，确定在不同于电源电压的电平周期中的电平是否是与电源电压不同的预定电压电平或者伪地电平，从而抽取第二控制数据信号的数据值，并且把数据值中的与子站对应的数据供给相应的受控部分。在定时信号控制下，根据相应的传感器部分供给的值，子站输入部分建立双态电流电平构成的第一监视数据信号，或者建立频率信号构成的第二监视数据信号，把它作为第一或第二监视信号的数据值叠加到串行脉冲电压信号的预定位置上。
按本发明的控制和监视信号传输系统，从控制器到受控部分的第一控制信号构成为有预定的占空率的双态信号(具有电源电压和另一电平)，不同于第一控制信号的电源电压电平的第二控制信号的电平构成为与电源电压不同的预定电压电平或伪地电平，从传感器部分到控制器的第一监视信号按照在电源电压电平的上升边时有无双态信号与电源电压之间的争用而产生的电流信号来检测，第二监视信号设置为具有与其它信号不同的频率(和幅度)的信号。这就允许第一和第二控制信号以及第一和第二监视信号叠加到时钟信号上。因此，控制器与受控部分之间和控制器与传感器部分之间能进行快速双向信号传输，并且多路(双路)控制信号和多路(双路)监视信号能供给到公用的数据信号线上，而且，能同时双向传输信号。即，控制信号和监视信号可以是全双工的。结果，不必设置在公用数据信号线上传输控制信号或监视信号所需的分离的周期，从而获得比常规信号传送速率快四倍的信号传送速率。
除上述的通用结构的元件之外，本发明的控制和监视信号传输系统的母站还包括定时信号发生装置，它产生与有预定周期的时钟同步的预定的定时信号；母站输出部分；以及母站输入部分。在定时信号控制下，在时钟的每个周期中，根据从控制器输入的控制数据信号电平的每个数据值，通过把控制数据信号的第一半或后一半驱动到预定的电源电压电平，并把控制数据信号的后一半或第一半驱动到与电源电压电平不同的预定电压电平或伪地电平，母站输出部分把控制数据信号转换成串行脉冲电压信号，并把串行脉冲电压信号输出到数据信号线。在定时信号控制下，在时钟的每个周期中，母站输入部分检测在数据信号线上传输的串行脉冲电压信号上叠加的频率信号，以抽取串行监视信号的每个数据值，并把数据值转换成监视信号，把监视信号输入控制器。多个子站中的每个子站包括子站输出部分和子站输入部分。在定时信号控制下，在时钟的每个周期中，子站输出部分确定串行脉冲电压信号的第一半或后一半是否是与电源电压电平不同的预定电压电平或伪地电平，以抽取控制数据信号的每个数据值，并把数据值中与子站对应的数据供给受控制部分。在定时信号控制下，根据相应的传感器部分中的值，子站输入部分形成频率信号，并把频率信号叠加在串行脉冲电压信号的预定位置上，作为监视信号的数据值。
按本发明的控制和监视信号传输系统，从控制器到受控部分的控制信号构成为具有电源电压电平和另一电平(预定电压电平或伪地电平)的信号，从传感器部分到控制器的监视信号构成为具有与其它信号不同的频率(和幅度)的信号。这就允许控制信号和监视信号叠加到时钟信号上。因此，控制器与受控部分之间和控制器与传感器部分之间能实现快速双向信号传输，控制信号和监视信号能供给到公用数据信号线上，并能同时进行双向传输。结果，不必设置控制信号和监视信号在公用数据信号线上传输所需的分离的周期，因此，信号的传送速率加倍。
除上述的通用结构的元件之外，本发明的控制和监视信号传输系统还包括定时信号发生器，它产生与有预定周期的时钟同步的预定的定时信号；母站输出部分；以及母站输入部分。在定时信号控制下，在时钟的每个周期中，母站输出部分根据从控制器输入的控制数据信号的每个值，改变预定电源电压电平的周期与伪地电平的周期之间的占空率，从而把控制数据信号转换成串行脉冲电压信号，并把串行脉冲电压信号输出到数据信号线上。在定时信号控制下，在时钟的每个周期中，母站输入部分检测在数据信号线上传输的串行脉冲电压信号上叠加的频率信号，以抽取串行监视信号的每个数据值，并把数据值转换成监视信号，把监视信号输入控制器。多个子站中的每个子站包括子站输出部分和子站输入部分。在定时信号控制下，在时钟的每个周期中，子站输出部分确定串行脉冲电压信号的电源电压电平的周期与的伪地电平的周期之间的占空率，以抽取控制数据信号的每个数据值，并把数据值中与子站对应的数据输出到相应的受控部分。在定时信号的控制下，根据相应的传感器部分中的值，子站输入部分形成频率信号，并把频率信号叠加到串行脉冲电压信号的预定位置上，作为监视信号的数据值。
按本发明的控制和监视信号传输系统，从控制器到受控部分的控制信号构成为有预定占空率的双态信号(具有电源电压电平和另一电平)，从传感器部分到控制器的监视信号构成为具有与其它信号不同的频率(和幅度)的信号。这就允许控制信号和监视信号叠加到时钟信号上。因此，在控制器与受控部分之间和控制器与传感器部分之间能实现快速双向信号传输，并且，控制信号和监视信号能供给到公用数据信号线上，并能同时双向传输。结果，不必设置控制信号和监视信号在公用数据信号线上传输所需的分离的周期，因此，信号传送速率加倍。
除上述的通用结构的元件之外，本发明的控制和监视信号传输系统还包括定时信号发生装置，它产生与有预定周期的时钟同步的预定的定时信号；以及母站输出部分。在定时信号控制下，在时钟的每个周期中，根据从控制器输入的控制数据信号的每个值，母站输出部分改变预定电源电压电平的周期与伪地电平或真地电平的周期之间的占空率，从而把控制数据信号转换成串行脉冲电压信号，并把串行脉冲电压信号输出到数据信号线。在输出串行脉冲电压信号之前，母站把起始信号输出到数据信号线上，起始信号的电压电平等于电源电压，其周期比时钟的一个周期长。母站对从串行脉冲电压信号抽取的时钟记数，以抽取预先指定给母站的地址，并输出结束信号。每个子站包括子站输出部分，在定时信号控制下，在时钟的每个周期中，子站输出部分确定串行脉冲电压信号的电源电压电平的周期与伪地电平或真地电平的周期之间的占空率，以抽取控制数据信号的每个数据值，并把数据值中与子站对应的数据输出到相应的受控部分。子站输出部分输出从串行脉冲电压信号抽出的时钟，以抽取预先分配给子站输出部分的地址，并把该地址的数据供给相应的受控部分。
按本发明的控制和监视信号传输系统，从控制器到受控部分的控制信号构成为有预定占空率的双态信号(具有电源电压电平和另一电平)。这就允许控制信号叠加到时钟信号上。结果，能高可靠地在公用数据信号线上传输监视信号。
附图简介
图1是本发明的基本结构的方框图；图2是说明本发明的信号传输的示意图；图3和4是本发明的基本结构的方框图；图5是子站输出部分的一个例子的示意图；图6和7显示出母站的一个例子，其中，图6是母站的示意图，图7是图6所示母站中信号的波形图；图8和9显示出子站输出部分的一个例子，其中，图8是子站输出部分的示意图，图9是图8所示子站输出部分中的信号波形图；图10和11显示出子站输入部分的一个例子，其中，图10是子站输入部分的示意图；图11是图10所示子站输入部分中的信号波形图；图12是说明母站中监视信号的检测的示意图；图13是说明本发明的信号传输的示意图；图14和15显示出母站的另一例子，其中，图14是母站的示意图，图15是图14所示母站中的信号波形图；图16和17显示出子站输出部分的另一例子，其中，图16是子站输出部分的示意图，图17是图16所示子站输出部分中的信号波形图；图18是说明本发明的信号传输的示意图；图19和20显示出母站的又一例子，其中，图19是母站的示意图，图20是图19所示母站中的信号的波形图；图21和22显示出子站输入部分的又一例子，其中，图21是子站输入部分的示意图，图22是图21所示子站输入部分中的信号的波形图；图23是母站的又一例子的示意图；图24是本发明的另一种基本结构的方框图。
最佳实施例的描述[第一实施例]图1、3和4是本发明的基本结构的方框图，图2是说明按本发明的信号传输的示意图。具体地讲，图1显示出控制和监视信号传输系统的结构，图3显示出它的母站的结构，图4显示出它的子站的结构。
控制和监视信号传输系统包括控制器10和多个受控装置12，其中，每个受控装置包括受控部分16和监视受控部分16的传感器部分17，如图1所示。控制器10例如可以是顺序控制器、可编程序控制器和计算机。受控部分16和传感器部分17总体叫做受控装置12。受控部分16由构成受控装置12的各种元件组成，例如调节器(actuator)、(步进)电动机、螺线管、电磁阀、继电器、半导体开关元件和灯。传感器部分17要根据相应的受控部分16来选择，例如可以是舌簧开关、微动开关和按钮式开关，并输出on/off(通/断)状态(双态信号)。
在多个受控单元12公用的数据信号线上，控制和监视信号传输系统把控制信号从控制器10中的输出单元102传输到受控部分16，并且把监视信号(传感器信号)从传感器部分17传输到控制器10中的输入单元101。如图1所示，从控制器10输出和输入的控制信号和监视信号是由多位构成的并行信号。另一方面，在数据信号线上传输的控制信号和监视信号是串行信号。母站(主站)13对控制信号执行并行一串行转换，并对监视信上执行串行一并行转换。数据信号线由第一和第二数据信号线D+和D-组成。第一信号线D+用于供给电源电压Vx，供给时钟信号CK，并且用于控制信号和监视信号的双向传输，这在下面将要说明。第二数据信号线D-处于母站13和多个子站11公用的(信号)地电平。
在这个例子中，设有电源线P，用于向多个子站11的每一个(的子站电源20)供给电源电压Vx。电源线P由第一和第二电源线P24和P0组成。第一和第二电源线P24和P0分别供给多个子站公用的电源电压Vx(24V)和(电源的)地电平(0V)，正如以下要说明的。因此，第一和第二电源线P24和P0中的每根线的一端(或两端)连接到本机电源21。电源线P的结构可以是例如日本专利申请1-140826中所述的结构。本机电源21的功率容量可以按子站11的数量变化，并允许多个子站11的每一个正常运行。本机电源21可设在母站13内。
为了按如上所述方式传输信号，控制和监视信号传输系统包括母站13和多个子站11，如图1所示。母站13连接到控制器10和数据信号线。多个子站11与多个受控装置12关联，在任意位置连接到数据信号线，并连接到关联的受控装置12。每个子站11包括子站输出部分14和子站输入部分15。子站输出部分14和子站输入部分15总称为子站11。子站输出部分14和子站输入部分15分别与受控部分16和传感器部分17关联。输入到子站输入部分15和从子站输出部分14输出的控制信号和监视信号是由多位构成的并行信号。子站输出部分14对控制信号执行串行一并行转换，子站输入部分15对监视信号执行并行一串行转换。
母站13包括定时信号发生装置132、母站输出部分135和母站输入部分139，如图3所示。尽管图3中只显示出一个母站输入部分139和一个母站输出部分135，但可设n个(n≥1)母站输入部分139，并且可设m个(m≥1)母站输出部分135。与它们关联可设m个子站输出部分14和n个子站输入部分15。
母站13包括振荡器(OSC)131、定时信号发生装置132和母站地址设定装置133。定时信号发生装置132根据振荡器131供给的振荡输出产生与有预定周期的时钟CK同步的预定的定时信号。即，定时信号发生装置132把电源电压Vx叠加在所产生的时钟CK上。因此，定时信号发生装置132包括电源装置(未示出)，它产生预定电平的电源电压Vx。例如，占空率为50％的时钟CK的第一周期的第一半保持在伪地电平(0+)，第二半保持在电源电压Vx的电平，如图2中虚线所指。包括电源电压的时钟CK大体上输出到端子13a，并供给到第一数据信号线D+。另一方面，处于地电平(GND)的信号从端子13b输出到第二数据信号线D-。
从定时信号发生装置132输出的包括电源电压的时钟CK实际上输入到母站输出部分135。母站输出部分135包括控制数据信号发生装置136和线路驱动器137。输出数据部分134保持从控制器10输入的并行控制数据信号，并把它转换成串行数据串来输出。控制数据信号发生装置136把来自于输出数据部分134的串行数据串中的每个数据值叠加到包括电源电压的时钟CK上。尽管图3中示出了，但输出数据部分134可以认为是包括在母站输出部分135中。控制数据信号发生装置的输出经线路驱动器137供给第一数据信号线D+，线路驱动器137是一个输出电路。
如图2所示，母站输出部分135在定时信号Vx的控制下，根据在时钟CK的每个周期中从控制器10输入的控制数据信号的每个数据值，改变不是预定的电源电压Vx的电平的周期与后续的电源电压的周期之间的占空率，把控制数据信号转换成串行脉冲电压信号，并把它输出到数据信号线。不是电源电压Vx的电压电平例如可以是伪地电平0+，例如0+＝2V。
例如，若控制数据信号的数据值是“0”，图2中的母站输出部分135把时钟的第一个3/4周期变成伪地电平0+，并且把时钟的第二个1/4周期变成电源电压Vx的电平。若控制数据信号的数据值是“1”，它把时钟的第一个1/4周期变为伪地电平0+，并且把时钟的第二个3/4周期变为电源电压Vx的电平。即，按控制数据信号的数据值改变时钟的占空率。由此，把并行控制数据信号转换成串行脉冲电压信号，并把它输出到数据信号线。例如，若控制数据信号的数据值是“0011”，控制数据信号发生装置136的输出便是如图2所示(即排除了将在后面说明的监视数据信号的输出)。给时钟CK的每个周期分配一个地址。
另一方面，第一数据信号线D+上的信号被送入母站输入部分139。母站输入部分139包括监视信号检测装置1311和监视数据抽取装置1310。监视信号检测装置1311得到第一数据信号线D+上的信号，并检测叠加在该信号上的监视数据信号，并把它输出。监视数据抽取装置1310使检测输出与来自于定时信号发生装置132的包括电源电压的时钟CK同步，并(通过对它进行波形整形)将它输出。输入数据部分138把检测到的监视数据信号构成的串行数据串转换成并行监视数据信号，并把它们输出。尽管图3中示出了，但输入数据部分138可以认为是包含在母站输入部分139中。
如图2所示，在定时信号的控制下，在每个时钟周期中，母站输入部分139按照在电源电压Vx的上升边时由监视数据信号和电源电压Vx之间的争用而产生的电流信号Iis的有无，检测在数据信号线上传输的串行脉冲电压信号上叠加的监视数据信号。由此，它抽取串行监视信号的每个数据值，并把它转换成监视信号，从而把它输入控制器10。因此，若监视数据信号的数据值例如是“0101”，监视信号检测装置1311的输出(检测电流)将如图2所示。
如上所述，由于分配给多个子站11的控制信号是作为从单个母站13输出的串行信号(串行脉冲电压信号)在数据信号线上传输的，所以用地址计数法作为分配方式。即，要发送到(分配给)子站11的控制数据信号的数据总量可以预先知道。因此，给所有控制数据信号的每段数据分配一个地址。子站11从串行脉冲电压信号抽取时钟CK，并对时钟CK的数量计数，若它碰到分配给它应接收的控制数据信号数据的(一个或多个)地址，它就获取在那个时间点的串行脉冲电压信号的数据值作为控制信号。为了建立一个结束信号，给母站13分配一个结束地址。
为了确定地址计数的起始和结束，要建立一个起始信号和一个结束信号。在输出串行脉冲电压信号之前，母站13的定时信号发生装置132建立一个起始信号，并把它供给第一数据信号线D+。起始信号处于电源电压Vx的电平，并且比时钟CK的一个周期长，以便区别于控制信号。母站地址设定装置133保持分配给母站13的地址。母站13对从串行脉冲电压信号抽取的时钟CK进行计数，以获得预先分配给它的地址，并且在那个时间点向第一数据信号线D+供给一个结束信号。结束信号处于Vx/2的电压，并且比时钟CK的一个周期长但比起始信号的一个周期短。
子站输出部分14包括电源电压发生装置(CV)140、线路接收器141、控制数据信号抽取装置142、子站地址设定装置143、地址抽取装置144和输出数据部分145，如图4所示。
以下将要说明的子站输出部分14的电源电压发生装置140和子站输入部分15的电源电压发生装置(CV)150构成子站电源20。可以把电源电压发生装置140同电源电压发生装置150集成在一起构成子站电源20。电源电压发生装置140与子站输出部分14之间的实际连接以及电源电压发生装置150与子站输入部分15之间的实际连接如图8和图10所示。
电源电压发生装置(CV)140是一个DC(直流)-DC转换器，并从构成子站输出部分14的电驱动电路用的电源线产生恒定电平的电源电压Vcc，如图5所示。即，主要通过以公知的手段对电源线P24的电源电压Vx进行平滑和稳定处理，得到稳定的电源电压Vcc(5V)和向线路接收器144的输出(12V)，如图5所示。向子站输出部分14的线路接收器141的输出用变压器T绝缘，以便不受电源电压Vx变化的影响。电源电压发生装置140还从串行脉冲电压信号产生电源电压Vcc，用于电驱动对应的受控装置12中的受控部分16。电源电压发生装置140给受控部分16(未示出)供电。
电源电压发生装置140从串行脉冲电压信号产生电源电压Vcc，用于电驱动与子站输出部分14相关的低功耗电路(如LED指示器电路，图中未示出)。即，主要通过以公知的手段平滑和稳定第一数据信号线D+上的串行脉冲电压信号的第二半的电源电压Vx，来得到稳定的电源电压Vcc。
线路接收器141是一个输入电路，它获得在第一数据信号线D+上传输的一个信号，并把它输出到控制数据信号抽取装置142。控制数据信号抽取装置142从该信号抽取控制数据信号，并把它输出到地址由取装置144和输出数据部分145，子站地址设定装置143保持它自己分配给子站输出部分14的地址。地址抽取装置144抽取与子站地址设定装置143保持的自己的站地址匹配的地址，并把它输出到输出数据部分145。当地址从地址抽取装置144输入到输出数据部分145时，输出数据装置145输出在第一数据信号线D+上传输的(串行)信号的一个或多个数据值，这些数据值是在那个时间点由输出数据部分保持的。即，输出数据部分145对控制信号执行串行一并行转换。
如图2所示，在定时信号控制下，子站输出部分14确定在时钟CK的每个周期中，不是串行脉冲电压信号的电源电压的电平的电平(伪地电平0+)的周期与后续的电源电压Vx的电平的周期之间的占空率。由此，抽取控制信号中的数据值，并把数据值中与子站对应的数据供给相应的受控部分16。例如，若时钟CK的第一个3/4周期处于伪地电平0+，就抽取“0”作为原始控制数据信号的数据值，或者，若时钟的第一个1/4周期处于伪地电平0+，则抽取“1”作为原始控制数据信号的数据值。因此，例如，若串行脉冲电压信号如图2所示，则抽取控制数据信号的数据值“0011”。子站输出部分14把数据值中对应子站11的数据供给相应的受控部分16。
另一方面，子站输入部分15包括电源电压发生装置(CV)150、线路接收器151、控制数据信号抽取装置152、子站地址设定装置153、地址抽取装置154、输入数据部分155、监视数据信号发生装置156和线路驱动器157，如图4所示。
正如能从图4看到的，从电源电压发生装置150到地址抽取装置154的元件的结构和工作原理基本上与从电源电压发生装置140到地址抽取装置144的元件的结构和工作原理相同。电源电压发生装置150电驱动构成子站输入部分15的电路，并从电源线P24产生电源电压Vcc，用于电驱动构成子站输入部分15的电路和相应的受控装置12中的传感器部分17。电源电压发生装置150从第一数据信号线D+上的串行脉冲电压信号产生电源电压Vcc，用于电驱动与子站输入部分15相关的低功耗电路(图中未示出，例如LED指示器电路)。
输入数据部分155保持由相应的传感器部分17输入的一位或多位数据值构成的监视信号。当一个地址从地址抽取装置154输入到输入数据部分155时，输入数据部分155向监视数据信号发生装置156输出一个或多个数据值，这些数据值是输入数据部分155以预定顺序的串行信号保持的。即，输入数据部分155对监视信号执行并行一串行转换。监视数据信号发生装置156按监视信号的数据值输出监视数据信号。由监视数据信号发生装置156输出的监视数据信号由作为输出电路的线路驱动器157供给第一数据信号线D+。因此，监视数据信号叠加在那个时间点在第一数据信号线D+上供给的控制信号的数据值上。即，监视数据信号在对应子站11的数据位置处叠加在串行脉冲电压信号上。换句话说，监视信号的数据值叠加到与监视信号的数据值有相同地址的控制信号的数据值上。
如图2所示，在定时信号控制下，子站输入部分15根据传感器部分17供给的值建立由与电源电压不同的双态电平构成的监视数据信号，并作为监视信号的数据值把它叠加在串行脉冲电压信号的预定位置上。例如，若监视数据信号的值是“1”，则在时钟CK的一个周期中建立监视信号并叠加在预定位置上，或者，若监视信号的值是“0”，则不建立或叠加监视数据信号。因此，若监视数据信号的数据值是“0101”，作为由线路驱动器157供给的监视数据信号的叠加结果，从监视信号检测装置1311的输出(检测电流)将如图2所示。
以下将参见图6至11说明这个例子的从控制器10的控制信号的输出到监视信号输入到控制器的的具体结构和工作原理。图6显示出母站13的一个例子的结构。图7是图6所示母站13中的信号的波形图。图8显示出子站输出部分14的一个例子的结构。图9是图8所示子站输出部分14中的信号的波形图。图10显示出子站输入部分15的一个例子的结构。图11是图10所示子站输入部分15中的信号的波形图。在这个例子中，双向传输的信号的波形如图2所示。
首先说明母站输出部分135。在图6和7中，定时信号发生装置132输出起始信号ST、预定数量的时钟CK和结束信号END。例如，响应于从控制器10输入的预定指令(未示出)，输出(低电平的)起始信号ST。同样地，响应于从控制器10输入的另一预定指令(未示出)，定时信号发生装置132停止工作。选择5t0作为起始信号ST输出的周期长度，以便起始信号ST可以与时钟CK相区别。这里的“t0”是时钟CK的一个周期的时间长度。时钟CK是通过对振荡器131的振荡输出进行分频得到的，所以它有预定的周期。在起始信号ST之后立即开始与其下降边同步地输出时钟CK，并且输出预定数量(它是地址数)的时钟CK。因此，定时信号发生装置132包括计数器装置(未示出)。计数器装置在起始信号ST的上升边时开始计数。当从计数器装置输出的计数到达预定值时，时钟CK的输出停止。在检测时钟CK的预定数(即地址数)之后，输出结束信号END。为了实现这种检测，定时信号发生装置132具有比较器装置(未示出)。比较器装置比较从计数器装置输出的计数与地址设定装置133设定的地址，若它们相互匹配，则输出预定周期的结束信号END。输出结束信号END的周期设为1.5t0，以使结束信号END与时钟CK相区别。结束信号END的输出使计数器装置复位。起始信号ST再次与结束信号END的输出的结束同步地输出，之后，重复同样的工作过程。最大地址值与一个传输周期(从一个起始信号ST到紧接在该起始信号ST之后的结束信号END)中传输的数据项数对应，并且它是母站13的地址。一个数据项对应一个时钟。
例如，假设地址(上述控制信号的数据项数)是0至31，作为32位并行数据的控制信号OUT0至OUT31从输出单元102输入到输出数据部分134。在这种情况下，输出数据部分134包括一个32位移位寄存器，它与起始信号ST的下降边时的时钟CK同步地位移控制信号OUT0至OUT31，并按该顺序输出它们作为输出Dops。地址可以是0-63、127、255、…。例如，控制信号OUT0至OUT31的输入与起始信号ST同步地转换(更新)。最大地址(即地址31)设在地址设定装置133中。这使得能在控制信号的地址31处根据数据处理的结束把结束信号END供给到信号线Pck。地址设定装置133使一个加权开关的左边5个位置闭合，如图6所示，以供给设置地址所用的高电平信号“111110”(这种方式同样适用于其它情况)。
根据控制信号OUT0至OUT31的数据值，在每个时钟内输出Dops被驱动为高电平(或“1”)或低电平(或“0”)。这使得能输出例如信号“0011…”。输出Dops输入到控制数据信号发生装置136。起始信号ST和结束信号END也输入到控制数据信号发生装置136。
通过对振荡器131振荡输出进行分频，定时信号发生装置132建立频率比时钟CK的频率高4倍(4fo)的时钟4CK。数据脉冲信号发生装置136用计数器(未示出)对时钟4CK计数，若控制信号OUT0至OUT31的值是“1”，则只在时钟4CK的第一个周期中输出伪地电平0+，而在时钟4CK的其它3个周期中将高电平Vx输出到第一数据信号线D+上。另一方面，若该值是“0”，在时钟4CK的前3个周期中输出伪地电平0+，而只在时钟4CK的余下的一个周期中输出高电平Vx。这就允许数据脉冲信号发生装置136根据控制信号OUT0至OUT31执行时钟CK的脉冲宽度调制(PWM)。
数据脉冲信号发生装置136的输出是双态(+5V和0V)信号，并且供给单根信号线Pck。输出到信号线Pck的信号经比较器CMP输入到线路驱动器137，之后，输出到数据信号线D+(和D-)。线路驱动器137由互补连接的晶体管TR1和TR2组成，并且能在低阻抗下驱动。作为监视信号检测装置1311的光〔电〕耦合器PC连接到晶体管TR1的发射极。比较器CMP使输出Pck反转(倒相)，线路驱动器137对该信号(反转后的输出Pck)执行电平转换并在上逆转。线路驱动器137的输出的幅度限制在2至24V的范围内。它输出的信号与信号线Pck上的信号类似。因此，第一数据信号线D+上的信号也是双态(电平Vx和O+)信号。第二数据信号线D-的电位是0V(地电平0-)。起始信号ST被设置为处于电源电位Vx的信号，而结束信号END被设置为处于伪地电平0+的信号，它们被供给第一数据信号线D+。
以下将说明子站输出部分14。在图8和9中，第一数据信号线D+上的信号主要输入到线路接收器141中。如上所述，电源电压发生装置140产生电源电压Vcc(5V)并产生12V的输出供给线路接收器141。
线路接收器141包括电流限制器电路，它连接到数据信号线，并且其状态根据串行脉冲电压信号变化；以及光耦合器PC1，它根据电流限制器电路的状态检测和输出脉冲电压信号。电流限制器电路由晶体管TR1和TR2组成。齐纳(Zener)二极管ZD1和ZD2的击穿电压分别是12V(供给PC1、TR1、和TR2的电压值)和16V(大约是24V和12V的中间值)。连接到电源电压发生装置140的二极管D对电源电压发生装置140输出的电压整流，齐纳二极管ZD1供给直流电压(12V)。齐纳二极管ZD2检测脉冲电压信号的16V以上的电压。
通过增加构成电源线的电源电压发生装置140来供给电源电压并且除光耦合器PC1之外在线路接收器141中增加电流限制器电路，流经数据信号线D+和D-的电流(接收器电流)能减小。即，从电源电压发生装置140能获得恒定电流，该电流消耗在晶体管TR1和TR2中用于驱动光耦合器PC1。由于恒定电流已用变压器与电源线隔离，因此，恒定电流不受信号方向图(nose)影响。因此，能耦接到第一数据信号线D+的子站11的(输出端)数能增多。如图所示，通过将电流限制器电路构成恒流电路并在第一数据信号线D+与晶体管基极TR1之间连接齐纳二极管和高电阻，可使电流限制器电路中的电流消耗明显地减小并使其稳定。
在给出叠加时钟CK的控制信号out0至out31(串行脉冲电压信号)的情况下，若第一数据信号线D+上的信号是16V或更高，光耦合器PC1输出一个低电平信号。否则，它输出一个高电平信号。它的反转信号是信号do，即，解调后的控制信号的值。这可以认为是包括相位调制的时钟CK。根据线路接收器141的输出提供的信号do被输入到预置的正向计数器1432和移位寄存器144。信号do的波形是基于控制信号out0至out31的脉冲宽度调制的时钟CK的波形，如图9所示。由于电源电压Vcc由CV供给，信号do的高电平值是5V。
在此之前，起始信号ST相似地被检测作为信号do的高电平，并输入到接通延迟定时器TOn。延迟是3t0。即输出st的上升边被延迟3t0，而下降边与它的原始信号ST同步。因此，结束信号END或时钟CK保持高电平的时间量是很小的，因此，输出st不会呈现。输出st输入到微分电路δ，一个微分信号在输出st的上升边时输入到预置的正向计数器1432和移位寄存器(SR)144，并用作它的复位信号R。信号do(由此抽取的时钟CK)也输入到它们中。
用Schmitt(施密特)电路(未示出)检测起始信号ST。当反转的起始信号ST(其周期比时钟周期长5倍的信号)输入给一个比较器(未示出，它比较输入电压与2.5V电压)时，比较器提供一个检测输出。该输出用于确定由电阻R和电容C构成的时间常数电路中的时间。在经历预定的时间之后，从Schmitt电路供给一个输出来清空计数器，并用计数器对比较器中检测到的后续时钟CK进行计数。按同样的方式，用另一Schmitt电路(未示出)检测结束信号END(周期比时钟周期长1.5倍的信号)。
分配给子站输出部分14的地址，例如，从地址0至3选择的一个地址(图8中示出的是地址0)，被设置在子站地址设定装置143的设定部分1431中。在子站地址设定装置143的预置正向计数器1432由输出st的上升微分信号复位之后，它对抽取的时钟CK在它们的上升边时进行计数，并且只要计数值与设定部分1431中的地址匹配就保持供给输出dc。即，与前置地址的周期中时钟CK的上升边同步，信号被驱动为高(电平)，而与所分配地址的周期中时钟CK的上升边同步，信号被驱动为低(电平)。对地址0而言，由于与输出st的上升边同步信号被驱动为高(电平)，它将如图9所示。作为参考，用阴影指示地址4的高电平。可以看出定时移位一个时钟。输出dc输入到移位寄存器144。
另一方面，信号do输入到一个断开延迟定时器TOff，后者输出一个信号d1。断开延迟定时器TOff只在“off(断开)”(低)周期中输出有预定延迟的信号。即，它延迟了输入do的下降并与原始输入do的上升边同步。延迟是1/2t0。因此，在控制数据信号的数据值是“1”的情况下，由于“off”周期短，所以在时钟的第一个1/4周期中不会出现信号d1的伪地电平0+(信号保持高)。在控制信号的数据值是“0”的情况下，由于“off”周期长，在时钟的第一个3/4周期中保持伪地电平0+。即，只在(3/4-1/2)＝1/4周期中在信号d1中呈现伪地电平0+。
在输出dc为高的周期中，移位寄存器144与抽取的时钟CK的上升同步移位“1”(或高)。即，“1”是在移位寄存器144的单元电路Sr1至Sr4中按该顺序移位的。因此，移位寄存器144的输出dr1至dr4与时钟CK的上升边同步顺序地被驱动为高(直到下一个周期的上升边为止)。输出dr1至dr4作为时钟分别输入D型触发电路FF1至FF4。
信号d1(解调的控制信号的数据值)输入到作为输出数据部分145的触发电路FF1至FF4。因此，触发电路FF1与输出dr1的上升边同步获得并保持信号d1的值，并输出该值。在这种情况下，它输出低(电平)。同样地，其它触发电路FF2至FF4获得并保持信号d1的电流值，并输出它。这允许在地址0至址3的控制信号的数据值“0011”被解调成信号out0至out3。
以下将说明子站输入部分15。与图4至8比较，在图10和11中，从电源电压发生装置150至地址抽取装置154的结构与从电源电压发生装置140至地址抽取装置144的结构基本相同。例如，分配给子站输入部分15的地址与分配给子站输出部分14的地址相同(在该青况下为地址0至3)。输入的监视信号数据项与抽取的控制信号数据项一样多(4项)。
输入数据部分155包括多个(4个)双输入“与”门，“与”门的数目与分配的地址(地址0至3)的数目相同，并且包括一个“或”门，它接收这些“与”门的输出。从作为地址抽取装置154的移位寄存器154的输出dr1至dr4输入到4个“与”门，如图10所示。如上所述，输出dr1至dr4与时钟CK周期的下降边同步顺序地被驱动为高(直至下一个周期的下降边为止)。因此，在输出dr1至dr4为高的周期中，4个“与”门中的每个“与”门开启，以使监视信号in0至in3按该顺序通过“与”门从“或”门输出。监视信号in0至in3对应控制信号out0至out3。
从“或”门的输出被输入双输入“与非”门1562。从反相器INV2的输出，即反转信号do被输入到“与非”门1562。“与非”门1562构成监视信号发生装置156。在输出dr1至dr4为高的周期中，监视信号in0至in3取值“0101”，如图11所示。因此，在监视信号in0至in3输出的周期中，“与非”门1562与信号do的下降边同步开启，以允许取值“0101”的监视信号in0至in3作为输出dip被输出。
在经线路驱动器157进行电平转换(转换)后，输出dip输出到第一数据信号线D+上。即，输出dip通过光耦合器PC2与上述的时钟抽取部分电隔离，之后，输入到构成电平转换电路的晶体管TR3并输入到输出晶体管TR4。当光耦合器PC2导通时，晶体管TR3和TR4导通。这就允许与信号dip成正比的一个信号被输出到第一数据信号线D+。监视信号的高取决于数据信号线D+上的信号电位，因为当晶体管TR4关断时它的电阻变高，而且，低电平是4V(因为齐纳二极管ZD2的击穿电压是3V)，因为晶体管TR4导通时它的电阻变低。
如上所述，在抽取的时钟do的一个周期中，监视信号从子站输入部分15输出(叠加)在第一数据信号线D+上。但是，无论监视信号的电压值是多大，都强制第一数据信号线D+上的电压值为控制信号的电压值。因此，母站输出部分135的线路驱动器137有足够高的驱动能力(即电流供给能力)来消减监视信号，从而使第一数据信号线D+的电压变成等于控制信号的电压值。
穿过晶体管TR4的电流受到限制。为实现该限制，齐纳二极管ZD3和电阻R连接到晶体管TR4的基极，如图10所示。这就把通过晶体管TR4的电流限制在例如100mA或更小。因此，通过使上述母站输出部分135的晶体管TR1导通，就能很容易地把第一数据信号线D+上的电位推高(pull-up)到接近Vx＝24V。由于在该推高过程中晶体管TR4保持ON(导通)，因此，大约100mA的电流暂时通过晶体管TR1的发射极。电流通过发射极的时间量例如是2微秒。这个电流被检测作为Iis。
下面将说明母站输入部分139。再参见图6和图7，供给第一数据信号线D+的监视信号被输入到监视信号检测装置1311，并反转它的检测信号，作为信号Diip输出。信号DiiP的波形只包括监视数据信号。在信号Diip中，在与相关的控制信号数据的地址位置相同的地址位置上，存在与监视信号数据地址位置对应的监视信号数据。
母站输入部分139包括一个电流检测电路，作为监视信号检测装置1311，它检测第一数据信号线D+上的电流变化并输出这种电流变化。即，光耦合器PC设在构成母站输出部分135的线路驱动器137的晶体管TR1的发射极一侧，如图6所示。构成线路驱动器137的晶体管TR2的发射极不用齐纳二极管连接到预定电位(伪地电位0+，例如2V)。光耦合器PC是监视信号检测装置1311并且检测电流Iis，如图6所示。它检测在电源电压Vx的上升边时通过晶体管TR1的发射极的电流。发射极电流Iis的值取决于在电源电压Vx的上升边时电源电压Vx与监视信号之间的争用电流的存在与否，并且通过设置预定的阈值该值是“0”或“1”。在子站输入部分15的晶体管TR4导通时，若通过光耦合器PC的电流是预定值Ith或更大，光耦合器PC将导通。
用连接到光耦合器PC的集电极电阻R1中的电压降使通过光耦合器PC的电流信号Iis转换成电压信号。用反相器INV建立信号DiiP，并输入到监视数据抽取装置1310的触发电路FF。延迟了时钟CK的一个周期的时钟信号Dick由定时信号发生装置132供给触发电路FF。因此，从触发电路FF输出的信号Diis变成这样一个信号，它只在原始时钟CK一个周期后在等于时钟CK的1/4或3/4周期的周期内提供监视数据信号的值。信号Diis输入到输入数据部分138。
输入数据部分138包括一个32位寄存器，它按预定顺序将输入信号Diis接收到预定位中，并保持它至新数据值输入为止，然后输出它。由此，在时钟CK后一个期所提供的信号Dick被输入到输入数据部分138。这就允许在原始时钟CK后的周期中信号Diis被保存在输入数据部分138的寄存器中。因此，作为在地址0至地址31处的32位并行数据的监视信号IN0至IN31转换成串行信号，并从输入数据部分138输入到输入单元101。因此，供给类似“0101……”的监视信号。
通过强制供给一个控制信号，按监视信号0或1和控制信号0或1的组合可供给4种状态，如图12所示。由于在母站13中可以知道所发送的控制信号，因此通过检测第一数据信号线D+上的电流差，就能知道监视信号的状态。电流Iis的安培数由监视信号0或1确定。
如图12所示，由于供给了监视信号与电源电压Vx之间的争用电流，所以，当监视信号为1时，晶体管TR1的发射极电流Iis大约100mA。即，如图10所示，由于通过子站输入部分15的晶体管TR4电流值限制在100mA，如上所述，所以，电流值Iis不会超过该值。另一方面，由于监视信号与电源电压Vx之间没有争用电流供给，当监视信号是“0”时，电流Iis等于通过子站输出部分14和输入部分15中的线路接收器的电流ip，线路接收器作为电源电压发生装置。即，当第一数据信号线D+上的电位被强制变成等于电源电压Vx(＝24V)时，由于没有数据信号供给，所以子站输入部分15的晶体管TR4从导通(ON)转换成关断(OFF)。因此，若在监视信号是“1”时强制供给电源电压Vx，则会供给脉冲电流Iis。这里假设子站11的电路中的电流消耗低并且电流ip小。
这里确定一个阈值Ith＝is，以检测电流Iis的值。阈值是子站输入部分15的晶体管TR2的限制电流(约100mA)与电流ip的中间值。若电流Iis的值大于阈值，这就允许检测到监视信号“1”，否则，允许检测到监视信号“0”。实际上，当电阻R1连接到光耦合器PC时，通过选择适当的值，就能提供该阈值。
具体地讲，当电源电压Vx的上升边时的监视信号是“1”时，如图7所示，光耦合器PC的晶体管导通，连接到光耦合器PC的集电极电阻的电压下降，从而给反相器INV输入低电平。因此，高脉冲信号作为信号Diis输入到输入数据部分138。输入数据部分138保持高信号Diis。这就保证会检测到监视信号“1”。
另一方面，若在电源电压Vx的上升边时的监视信号是“0”，那么，光耦合器PC的晶体管关断，并且会给反相器INV输入高电平。因此，输入数据部分138保持低信号Diis。即，检测到监视信号“0”。[第二实施例]
在第一实施例中，一个(通道)控制信号和一个监视信号叠加到一个包括电源电压的时钟上。在第二实施例中，两个控制信号和一个监视信号叠加到一个时钟上。即，多路(双路)控制信号和(非多路)监视信号供给公用数据信号线并同时按两个方向传输。特另是，增加一个输出数据部分134，以总共提供两个输出数据部分。
如图13所示，在定时信号控制下，通过根据从控制器10输入到第一输出数据部分134的第一控制信号的数据值改变时钟的每个周期中与预定的电源电压电平不同的电压电平周期和电源电压电平Vx的后续之间的占空率(对它进行脉冲宽度调制)，并且通过根据从控制器10输入第二输出数据部分134的第二控制数据信号的数据值改变处于与电源电压Vx不同的预定电平(例如，Vx/2)的非电源电压电平的电平周期中的电平或伪地电平0+(对它进行电压调制)，母站输出部分135把第一和第二控制信号转换成串行脉冲电压信号，并把转换后的信号供给数据信号线。
在定时信号控制下，在时钟的每个周期中，子站输出部分14确定串行脉冲电压信号的与电源电压电平不同的电压电平的周期与后续的电源电压Vx电平的周期之间的占空率，以抽取第一控制数据信号的数据值，并且把数据值中与子站对应的数据供给相应的受控部分16。或者，在定时信号控制下，在时钟的每个周期中，子站输出部分14确定在与串行脉冲电压信号的电平不同的电平周期中电平是否是与电源电压Vx不同的预定电压电平(例如，Vx/2)或者伪地电平，以抽取第二控制数据信号的数据值，并将数据值中与子站对应的数据供给相应的受控部分16。
例如，若第一控制数据信号#1的数据值是“0”，它把时钟的第一个3/4周期变成与电源电压Vx不同的预定电平，并把时钟的第二个1/4周期变成电源电压Vx的电平。若它是“1”，它把时钟的第一个1/4周期变成与电源电压Vx不同的预定电平，并把时钟的第二个3/4周期变成电源电压Vx的电平。通过确定这些电平，抽取第一控制数据信号#1的数据值。此外，若第二控制数据信号#2的数据值是“0”，则与电源电压Vx不同的预定电平设定为Vx/2，若该数据值是“1”，则把预定电平设定为伪地电平0+。通过确定这些电平，抽取第二控制数据信号#2的数据值。因此，例如，若第一和第二控制数据信号#1和#2的数据值分别是“0011”和“0101”，则信号将如图13所示。
第二实施例的结构与第一实施例的结构基本相同，只有母站13的部分结构不同，除图8所示结构中的子站输出部分14之外，还有与图8所示结构不同的另一子站输出部分14。图14显示出母站13的一个例子的结构。图15显示出图14所示母站13中的信号波形。图16显示出子站输出部分14的另一例子的结构。图17是图16所示子站输出部分14中的信号波形图。图8所示结构中的子站输出部分14检测并输出脉冲宽度调制的第一控制数据信号#1(OUT0p至OUT31p)。图16所示结构中的子站输出部分14检测并输出电压调制的第二控制数据信号#2(OUT0v至OUT31v)。图8中所示的子站输出部分14和图16中所示的子站输出部分14在分配给子站11的地址(子站地址)中处于相同地址。处于相同地址的图8中所示的子站输出部分14和图16中所示的子站输出部分14可以处在相同子站11中或不同子站11中。
参见图14和15，图14中的母站13与图6中的母站13基本相同，只是因为除第一控制信号OUT0p至OUT31p之外还有第二控制信号OUT0v至OUT31v叠加在时钟上而稍有差别。控制信号OUT0p至OUT31p的叠加与第一实施例基本相同。
像对应于第一控制信号OUT0p至OUT31p的信号Drops一样，构成对应于第二控制信号OUT0v至OUT31v的信号Dovs。控制数据信号发生装置136根据信号Dops构成信号Pck，并根据信号Dovs(和Pck)构成信号Dv1和Dvh。即，在信号Pck是低电平的周期中，若第二控制信号是低电平，它构成信号Dv1(“1”)，或者，若第二控制信号是高电平，则构成信号Dvh(“1”)。从控制数据信号发生装置136输出的Pck、Dvl和Dvh被输入线路驱动器137。线路驱动器137包括比较器CMP1至CMP3和晶体管TR1至TR3。晶体管TR1至TR3与晶体管TR2互补连接，以允许在低阻抗下驱动。晶体管TR1输出电压Vx，晶体管TR2输出伪地电平0+(2V)，晶体管TR3输出电压Vx/2。光耦合器PC连接到晶体管TR1的发射极。
线路驱动器137根据输出Pck以及输入Dvl和Dvh在输出Pck是高电平的周期中用晶体管TR1把电源电压Vx叠加到输出Pck上，转换信号(Dvl和Dvh)的电平，并叠加它们。具体地讲，它把信号Dvl的“1(Vcc＝5V)”转换成Vx/2(12V)的电压，并把信号Dvh的“1(Vcc＝5V)”转换成伪地电平0+(例如2V)。在信号Pck是低电平的周期中，电压Vx/2或地电平0+叠加到信号Pck上。
起始信号ST输出到第一数据信号线D+上，作为处于电源电位Vx电平的信号。由于根据结束信号END信号Pck被驱动为低，以在控制数据信号发生装置136中产生信号Dvl的“1”，所以输出结束信号END作为处于Vx/2电平的信号。在起始信号ST输出之前，强制第一数据信号线的电位是Vx/2。
如上所述，从母站13输出的脉冲宽度调制的第一控制数据信号#1由图8所示结构中具有合适地址的子站输出部分14检测和输出(解调)。这个工作过程与第一实施例的结构中相同，因此不再说明。电压调制的第二控制数据信号#2由图16中所示结构中具有合适地址的子站输出部分14检测和输出(解调)。
参见图16和17，图16中的子站输出部分14的结构与图8中的检测第一控制信号OUT0p至OUT31p的子站输出部分14的结构基本相同。但是，实际上，它检测第二控制信号OUT0v至OUT31v，因此，它的结构稍有改变。
图16中的子站输出部分14用与图8中的子站输出部分14相同的结构来获得信号do，并还从移位寄存器144获得输出dr1至dr4。这里，当用图8所示结构时，由于齐纳二极管ZD1和ZD2的齐纳电压分别是12V和16V，因此，信号do的波形如图17所示(它与图9所示波形相同)。
另一方面，用线路接收器141形成图16所示子站输出部分14中的信号d1。具体地讲，与光耦合器PC1以及晶体管TR1和TR2构成的电路(信号do形成电路)相似，光电耦合器PC2以及晶体管TR3和TR4构成一个电路(信号d1形成电路)，它供给信号d1。信号d0形成电路与图8所示线路接收器141相同。信号d1形成电路包括电流限制器电路，它连接到数据信号线，并且其状态根据串行脉冲电压信号改变；以及光耦合器PC2，它根据电流限制器电路的状态检测和输出串行脉冲电压信号。电流限制器电路包括晶体管TR3和TR4。光耦合器PC2中的光电二极管与光耦合器PC1的光电二极管并联。齐纳二极管ZD1、ZD2和ZD3的击穿电压分别是12V(即供给PC1、PC2、TR1、TR2、TR3和TR4的电源电压值)、16V(约为24V与12V之间的中间值)和8V(约为12V与2V之间的中间值)。
考虑到第二控制信号OUT0v至OUT31v，若第一数据信号线D+上的信号是伪地电平0+(例如，2V)，光耦合器PC2用齐纳二极管ZD3输出高电平。否则，(若该信号为例如Vx/2)它输出低电平。若第二控制信号是“1”，它则输出高电平，或者，若是“0”则输出低电平。
信号d1(即解调的控制信号的数据值)输入触发电路FF1至FF4，这些触发电路构成输出数据部分145。因此，例如，触发电路FF1与输出dr1的上升边同步地接收并保持信号d1的电流值，并输出它。在该情况下，它输出高电平。同样地，其它的触发电路FF2至FF4也接收和保持信号d1的电流值，并输出它。这就允许在地址0至3的控制信号的数据值“1010”解调成信号out0v至out3v。[第三实施例]在第二实施例中，两个控制信号和一个监视信号叠加在包括电源电压的时钟上，而在第三实施例中，两个控制信号和两个监视信号叠加在时钟上。即，多路(双路)控制信号和多路(双路)监视信号供给公用数据信号线并同时按两个方向传输。换句话说，控制信号和监视信号是全双工的，以提供4通道数据传输通路。特别是，增加一个输入数据部分138，从而总共提供两个输入数据部分。
如图18所示，在定时信号控制下，子站输入部分15根据相应的传感器部分17中的值形成第一监视数据信号#1，并把它叠加在串行脉冲电压信号的预定位置上作为第一监视数据信号的数据值，该第一监视数据信号#1由与电源电压Vx不同的双态电平构成。或者，在定时信号控制下，子站输出部分15根据相应的传感器17中的值形成由一个频率信号构成的第二监视数据信号#2，并把它叠加到串行脉冲电压信号的预定位置上作为第二监视信号的数据值。
在定时信号控制下，在每个时钟周期中，母站输入部分139检测在数据信号上传输的串行脉冲电压信号上叠加的第一监视数据信号#1，作为在电源电压电平Vx的上升边时监视数据信号与电源电压之间的争用而产生的电流信号Iis的有无，并且检测在数据信号线上传输的串行脉冲电压信号上叠加的由频率信号构成的第二监视数据信号#2。它抽取串行的第一和第二监视数据信号的数据值，并把它们转换成监视信号，而且经第一和第二输入数据部分138把它输入到控制器10。
例如，若第一监视数据信号#1的数据值是“0”，则叠加没有因监视数据信号与电源电压Vx之间的争用而产生电流信号Iis的监视数据信号。若数据值是“1”，则叠加有因监视数据信号与电源电压Vx之间的争用而产生电流信号Iis的监视数据信号。通过确定该关系，抽取第一监视数据信号#1的数据值。此外，若第二监视数据信号#2的数据值是“0”，则不叠加频率信号。若数据值是“1”，则叠加频率信号。通过确定这些关系，抽取第二监视数据信号#2的数据值。因此，若第一和第二监视数据信号#1和#2的数据值分别是“0101”和“1100”，则信号将如图18所示。
第三实施例的结构与第一或第二实施例的结构基本相同，只是母站13的部分结构不同，并且除图10所示的结构中的子站输入部分15之外，还有另一子站输入部分15。图19显示出母站13的另一例子的结构，图20显示出图19所示母站13中的信号的波形。图21显示出子站输入部分15的另一例子的结构，图22显示出图21中所示子站输入部分15中的信号波形。图10所示结构中的子站输入部分15形成并叠加电流调制的第一监视数据信号#1(IN0i至IN31i)。图21所示结构中的子站输入部分15形成并叠加频率调制的第二监视数据信号#2(IN0f至IN31f)。图10所示的子站输入部分15和图21所示的子站输入部分15处于分配给子站11的地址(子站地址)中的相同地址上。处于相同地址图的10中所示的子站输入部分15和图21中所示的子站输入部分15可以处在相同子站11中或者不同子站11中。
参见图19和20，图19中的母站13与图14中所示的母站13基本相同，只是因为除第一监视信号IN0i至IN31i之外还抽取第二监视信号IN0f至IN31f而稍有不同。第一监视信号IN0i至IN31i的抽取与第一或第二实施例中基本相同。
叠加在第一数据信号线D+上的控制信号上的监视信号是从线路变压器T输出的。信号从线路变压器T输入到频率信号检测装置1311中的放大器AMP，在此被放大，之后，被输入到一个比较器CMP，在此它被进行波形整形(使其波高均匀)，之后，它被输出作为输出Difp。与控制信号的数据对应的监视信号的数据在输出Difp中处于与控制信号的数据相同的地址位置上。输出Difp经双输入“或”门电路输入到接收数据抽取装置1310的计数器CNT中。
计数器CNT对每个时钟周期输入它的输出Difp中的脉冲进行计数，并输出计数结果作为信号Difs。为完成该操作，信号Dick经微分电路δ输入计数器CNT的复位输入端，并且计数器CNT的计数输出Difs经双输入“或”门电路输入。对于信号Dick的每个时钟，计数器CNT由信号Dick复位并输出计数结果。用保持装置(寄存器，未示出)保持的阈值N用于该计数操作，此处例如N＝5。即，由于监视信号的频率比控制信号的频率高8倍，因此，在一个时钟周期中将对8个脉冲计数。因此，选择比脉冲数的一半稍大一点的数作为阈值N。由于能精确检测监视信号的高频率，这使得与控制信号相比，监视频率对噪声更敏感。例如，由于在控制信号的地址“0”处监视信号的数据是“1”，所以，计数值应该是8，并且因此“1”(或高)作为信号Difs输出。由于在控制信号的地址3处的数据是“0”，因此，计数值应为4或更小，因此“0”(或低)作为信号Difs输出。由于对监视信号的数据计数，因此，在控制信号后的一个地址输出计数结果，即信号Dffs。例如，对于叠加在控制信号的地址0上的监视信号的信号Difs用控制信号的地址1的定时输出。换句话说，这对应监视信号的地址0。由于结束信号END的周期是1.5t0，所以，对于最后的地址(地址31)也能输出计数结果。
第二输入数据部分138用一个32位寄存器构成，并按预定顺序将信号Difs接收到预定位中，并保持它至输入新数据值为止，然后输出它。因此，作为在地址0至地址31的32位并行数据的监视信号IN0f至IN31f最终转换成串行信号，并从输入数据部分138输入到输入单元101。由此，输入例如象“1100...”这样的监视信号。
如上所述，电流调制的第一监视数据信号#1由图10所示结构中的具有合适地址的子站输入部分15叠加。这与第一或第二实施例的结构中相同，因此不再解释。频率调制的第二监视信号#2由图21所示结构中的具有合适地址的子站输入部分15叠加。
参见图21和22，图21中的子站输入部分15的结构与图10中检测第一监视信号IN0i至IN31i的子站输入部分15的结构基本相同。实际上，该结构与图10所示结构稍有不同，因为它检测第二监视信号IN0f至IN31f。子站输入部分15不知道并且也不需要知道要叠加的监视信号in0至in3是第一监视信号还是第二监视信号。
图21中的子站输入部分15用与图10中的子站输入部分相同的结构，与抽取的时钟CK同步地获得作为一个“或”电路的输出的串行监视信号in0至in3。“或”电路的输出被输入双输入“与”门电路1562的一个输入端。振荡器(OSC)1561的振荡输出被输入“与”门电路1562的另一输入端。振荡输出的频率可以是例如8f0，此处的f0是时钟频率。振荡输出的频率不限于比时钟CK的频率大8倍的值，例如，可用16倍于时钟CK的频率。“与”门电路1562和振荡器1561构成频率信号叠加装置156。在输出dr1至dr4是高电平的周期中，监视信号in0至in3可取值“1100”，如图22中所示。由此，当监视信号in0和in1输出时，“与”门电路1562开启，并且从振荡器1561输出振荡信号8fo作为输出difp。另一方面，当监视信号in2和in3输出时，“与”门电路1562关闭，并且振荡器1561不输出振荡信号8f0。
输出difp经线路驱动器1571和1572输出到线路变压器T，之后，作为信号dif加到功率MOSFET的栅极。FET按信号dif重复地导通和关断，允许要输出到第一数据信号线D+上的信号与信号dif成正比。即，监视信号叠加在控制信号上，如图22所示。用串联连接的二极管、FET和电阻的电阻值限制叠加的监视信号的幅度。若控制信号处于伪地电平0+(2V)，监视信号的幅度应在真地电平(OV)与伪地电平0+之差(该情况下是2V)的范围内。由于监视信号叠加在控制信号上，因此，它不会影响控制信号，而且应能与控制信号相区别。
图19所示母站13可以构成为图23所示结构。即，从触发电路FF的输出Diis和从计数器的输出Difs可输入到一个“或”门电路，以在它们之间获得逻辑“或”Dis，而且，信号Dis可输入到输入数据部分138。在这种结构中，从一个子站地址只叠加第一监视数据信号，由该地址不叠加第二监视数据信号，并且第二监视数据信号只从另一子站地址叠加，而在该地址不叠加第一监视数据信号(子站地址相互不重叠，即，这种结构是串行转换(serial mapping)结构)。在该结构中，输入数据部分138的数量能减至一个，监视信号可由单个输入数据部分138接收。这有利于系统扩充，因为若系统中具有以电流调制为基础的子站和以频率调制为基础的子站，母站可将它们当作同样的站来处理。在这个例子中，输出数据部分134的数量和控制数据信号发生装置136的数量也可减至1。即，母站输出部分135与第一实施例中的母站输出部分135(见图6)相同。
虽然已用具体实施例说明了本发明，但在本发明精神范围内还会有各种变化。
例如，在第一数据信号线D+和第二数据信号线D-的一端或两端可优选设置端子单元18和/或19，如图24所示。端子单元18和19的结构可以象例如日本专利申请1-140826中所述的那样。
母站13中可设误差检测电路，如图24所示。误差检测电路监视第一数据信号线D+，以检查该线的状态(如短路等)。误差检测电路的结构可以象日本专利申请1-140826中所述的那样。
若从母站13输出的并叠加在第一数据信号线D+上的24V电压能满足子站11的功率需求，则可以取消给子站11和受控装置12供给外部电功率用的电源线P(P24和P0)，如图24所示。
另外，正如从第一至第三实施例所能理解的，选自第一和第二控制信号的一个或两个信号和选自第一和第二监视信号的一个或两个信号可以适当地一起使用。即，第一至第三实施例中所示的结构可通过用这些选择得到的各种信号组合来获得。
而且，尽管未示出，如日本专利申请1-140826所述，在母站13中可设多个母站输出部分135和输入部分139(未示出)，以与特定的子站对应。在该情况下，设m个母站输出部分135和m个子站输出部分14(m≥1)，使它们按照一一对应关系相关联，并按预定顺序连接到数据信号线。另一方面，设n个母站输入部分139和n个子站输入部分15(n≥1)，使它们相互关联，并按预定顺序连接到数据信号线。为了把控制信号传输到相关的受控部分16和从传感器部分17传输监视信号，在定时信号控制下顺序驱动每个相关的部分。此外，可设置有这种结构的多组站。各组中的站数可以变化。
而且，尽管没显示出，由母站13和子站11进行的操作可以通过执行一些程序来完成，这些程序用于由设在每个站中的CPU(中心处理单元)来实现上述的过程。
按本发明，在控制和监视信号传输系统中，控制信号设置为有预定占空率的双态信号，监视信号按在电源电压上升边时监视信号与电源电压之间的争用而产生的电流信号的有或无来检测，这样控制信号和监视信号能叠加在时钟信号上。因此，能实现信号的快速双向传输，控制信号和监视信号能输出到一根公用数据信号线上，而且，这些信号能同时双向传输，从而允许信号传输速率是常规速率的两倍。
按本发明，在控制和监视信号传输系统中，第一控制信号设置为有预定占空率的双态信号，第二控制信号设置为具有不同于第一信号的电源电压或伪地电平的预定电平的信号，监视信号按在电源电压上升边时有或无监视信号与电源电压之间的争用而产生的电流信号来检测，所以，第一和第二控制信号和监视信号能叠加到时钟信号上。因此，能实现信号的快速双向传输，多路(双路)控制信号和非多路监视信号能输出到一根公用数据信号线上，这些信号能同时双向传输。即，不必分开设置在公用数据信号线上传输控制信号所需的周期和传输监视信号所需的周期，从而允许信号传输速率比常规速率快三倍。
按本发明，在控制和监视信号传输系统中，第一控制信号设置成有预定占空率的双态信号，第二控制信号设置成具有不同于第一信号的电源电压或伪地电平的预定电平的信号，对于监视信号，第一监视信号按在电源电压上升边时有或无监视信号与电源电压之间争用所产生的电流信号来检测，第二监视信号设置成具有与其它信号不同的频率(和幅度)的信号，这样第一和第二控制信号以及第一和第二监视信号能叠加在时钟信号上。因此，能实现信号的快速双向传输，多路(双路)控制信号和多路(双路)监视信号能输出到一根公用数据信号线上，这些信号能同时双向传输，并且控制信号和监视信号都可以是全双工的，由此，不必分别设置在公用数据信号线上传输控制信号所需的周期和传输监视信号所需的周期，从而允许信号传输速率比常规速率快4倍。
权利要求
1.一种控制信号和监视信号传输系统，包括控制器；多个受控装置，每个受控装置包括受控部分和监视所述受控部分的传感器部分；母站，它连接到所述控制器和所述多个受控装置公用的数据信号线；和多个子站，它们与所述的多个受控装置关联，并连接到所述数据信号线和所述的相关受控装置，其中，控制信号从所述控制器传输到所述的受控部分，监视信号从所述传感器部分经所述的数据信号线传输到所述的控制器，其中，所述母站还包括定时信号发生装置，它产生与有预定周期的时钟同步的预定的定时信号；母站输出部分，用以在所述定时信号控制下，在所述时钟的每个周期中，根据从所述控制器输入的控制数据信号的每个数据值，改变不同于预定的电源电压电平的电平的周期与后续的所述电源电压电平的周期之间的占空率，从而把所述控制数据信号转换成串行脉冲电压信号，并把它输出到所述数据信号线上；和母站输入部分，用以在所述定时信号控制下，在所述时钟的每个周期中，按照所述监视数据信号与所述电源电压之间的争用所产生的电流信号的有或无，检测在所述数据信号线上传输的所述串行脉冲电压信号上叠加的监视数据信号，从而抽取所述串行监视数据信号的每个数据值，把所述数据值转换成所述监视信号，并把所述监视信号输入所述控制器，并且其中，所述多个子站中的每个子站还包括子站输出部分，用以在所述定时信号控制下，在所述时钟的每个周期中，确定所述串行脉冲电压信号的不同于电源电压电平的电平周期与后续的所述电源电压的周期之间的占空率，从而抽取所述控制数据信号的每个值，并把所述数据值中的与所述子站对应的数据供给所述的相应受控部分；和子站输入部分，用以形成由不同电流电平的双态构成的监视数据信号，并把所述的监视数据信号叠加到所述串行脉冲电压信号的预定位置上，作为所述监视信号的数据值。
2.按权利要求1的控制信号和监视信号传输系统，其中，所述的不同于所述电源电压电平的电平包括伪地电平。
3.一种控制信号和监视信号传输系统，包括控制器；多个受控装置，每个受控装置包括受控部分和监视所述受控部分的传感器部分；母站，它连接到所述控制器和所述多个受控装置公用的数据信号线；和多个子站，它们与所述的多个受控装置相关联，并连接到所述数据信号线和所述的相关受控装置，其中，控制信号从所述控制器传输到所述受控部分，监视信号从所述传感器部分经所述数据信号线传输到所述控制器，其中，所述母站还包括定时信号发生装置，它产生与有预定周期的时钟同步的预定的定时信号；母站输出部分，用以在所述定时信号控制下，在所述时钟的每个周期中，根据从所述控制器输入的第一控制数据信号的每个数据值，改变不同于预定的电源电压电平的电平的周期与后续的所述电源电压电平的周期之间的占空率，并且在不同于所述电源电压电平的电平周期中，把电平驱动到与所述电源电压不同的预定电平或地电平，从而把所述第一和第二控制数据信号转换成串行脉冲电压信号，并且把所述串行脉冲电压信号输出到所述数据信号线；和母站输入部分，用以在所述定时信号控制下，在所述时钟的每个周期中，按照所述监视数据信号与所述电源电压之间的争用所产生的电流信号的有或无，检测在所述数据信号线上传输的所述串行脉冲电压信号上叠加的监视数据信号，从而抽取所述串行监视数据信号的每个数据值，把所述数据值转换成所述监视信号，并把所述监视信号输入所述控制器；并且其中，多个子站中的每个子站还包括子站输出部分，用以在所述定时信号控制下，在所述时钟的每个周期中，确定所述串行脉冲电压信号的不同于电源电压电平的电平的周期与后续的所述电源电压的周期之间的占空率，从而抽取所述第一控制数据信号的每个值，或者，确定在不同于所述电源电压电平的电平周期中的电平是预定的电压电平或者是伪地电平，从而抽取所述第二控制数据信号的每个数据值，并把所述数据值中与所述子站对应的数据供给所述的相应受控部分；和子站输入部分，用以形成由不同电流电平的双态构成的监视数据信号，并把所述监视数据信号叠加在所述串行脉冲电压信号的预定位置上，作为所述监视信号的数据值。
4.一种控制信号和监视信号传输系统，包括控制器；多个受控装置，每个受控装置包括受控部分和监视所述受控部分的传感器部分；母站，它连接到所述控制器和所述多个受控装置公用的数据信号线；和多个子站，它们与所述多个受控装置相关联，并连接到所述数据信号线和所述的相关受控装置，其中，控制信号从所述控制器传输到所述的受控部分，监视信号从所述的传感器部分经所述数据信号线传输到所述控制器，其中，所述母站还包括定时信号发生装置，它产生与有预定周期的时钟同步的预定的定时信号；母站输出部分，用以在所述定时信号控制下，在所述时钟的每个周期中，根据从所述控制器输入的第一控制数据信号的每个数据值，改变不同于预定电源电压电平的电平的周期与后续的所述电源电压电平的周期之间的占空率，并且在不同于所述电源电压电平的电平的周期中，把电平驱动到与所述电源电压不同的预定电平或地电平，从而把所述第一和第二控制数据信号转换成串行脉冲电压信号，并且把所述串行脉冲电压信号输出到所述数据信号线；和母站输入部分，用以在所述定时信号控制下，在所述时钟的每个周期中，按所述监视信号与所述电源电压之间的争用所产生的电流信号的有或无，检测在所述数据信号线上传输的所述串行脉冲电压信号上叠加的第一监视数据信号，并检测由在所述数据信号线上传输的所述串行脉冲电压信号上叠加的频率信号构成的第二监视数据信号，从而抽取所述第一和第二串行监视数据信号的每个数据值，把所述数据值转换成所述监视信号，并把所述监视信号输入所述控制器；并且其中，所述多个子站中的每个子站还包括子站输出部分，用以在所述定时信号控制下，在所述时钟的每个周期中，确定所述串行脉冲电压信号的不同于电源电压电平的电平的周期与后续的所述电源电压的周期之间的占空率，从而抽取所述第一控制数据信号的每个值，或者，确定在不同于所述电源电压电平的电平的周期中的电平是预定的电压电平或是伪地电平，从而抽取所述第二控制数据信号的每个数据值，并且把所述数据值中与所述子站对应的数据供给所述的相应受控部分；和子站输入部分，用以形成由不同的电流电平的双态构成的第一监视数据信号或由频率信号构成的第二监视数据信号，并且把所述第一或第二监视数据信号叠加在所述第一或第二串行脉冲电压信号的预定位置上，作为所述监视信号的数据值。
5.按权利要求4的控制信号和监视信号传输系统，其中，所述频率信号的频率高于所述时钟的频率，并且其幅度基本上小于或等于所述伪地电平与真地电平之差的两倍。
6.按权利要求1、3和4的控制信号和监视信号传输系统，还包括电源线，它给所述多个子站供电，其中，所述子站输出部分具有连接到所述数据信号线的电流限制器电路，所述电流限制器电路的状态随所述串行脉冲电压信号变化；包括光耦合器的输出电路，它根据所述电流限制器电路的状态检测和输出所述串行脉冲电压信号；和电源电压发生装置，它供给通过平滑处理形成的电源电压，并且通过用电源变压器隔离所述电源电压与所述电源线来使由所述电源线供给所述输出电路的电源电压稳定。
7.按权利要求1、3和4中任一权利要求的控制信号和监视信号传输系统，其中，在输出所述串行脉冲电压信号之前，所述母站把起始信号输出到所述数据信号线上，所述起始信号的电压电平等于所述电源电压，并且其周期比所述时钟的一个周期长。
8.按权利要求1、3和4中任一权利要求的控制信号和监视信号传输系统，其中，所述子站输出部分对从所述串行脉冲电压信号抽取的时钟计数，从而抽取预先分配给所述子站输出部分的地址，并且把在所述地址处的数据供给所述的受控部分。
9.按权利要求1、3和4中任一权利要求的控制信号和监视信号传输系统，其中，所述子站输入部分对从所述串行脉冲电压信号抽取的时钟记数，从而抽取预先分配给所述子站输入部分的地址，并且把用于所述受控部分的所述监视信号在所述地址处叠加到所述串行脉冲电压信号上。
10.按权利要求1、3和4中任一权利要求的控制信号和监视信号传输系统，其中，所述母站对从所述串行脉冲电压信号抽取的时钟计数，从而抽取预先分配给所述母站的地址，并且输出结束信号。
11.一种控制信号和监视信号传输系统，包括；控制器；多个受控装置，每个受控装置包括受控部分和监视所述受控部分的传感器部分；母站，它连接到所述控制器和多个受控装置公用的数据信号线；和多个子站，它们与所述的多个受控装置关联，并连接到所述数据信号线和所述的相关受控装置，其中，控制信号从所述控制器传输到所述受控部分，监视信号从所述传感部分经所述数据信号线传输到所述控制器，其中，所述母站还包括定时信号发生装置，它产生与有预定周期的时钟同步的预定的定时信号；母站输出部分，用以在所述定时信号控制下，在所述时钟的每个周期中，根据从所述控制器输入的控制数据信号电平的每个数据值，通过把控制数据信号的第一半或后一半驱动到预定的电源电压电平，并且把控制数据信号的后一半或第一半驱动到与所述电源电压电平不同的预定的电压电平或伪地电平，而把控制数据信号转换成串行脉冲电压信号，并且把所述串行脉冲电压信号输出到所述数据信号线上；和母站输入部分，用以在所述定时信号控制下，在所述时钟的每个周期中，检测在所述数据信号线上传输的所述串行脉冲电压信号上叠加的频率信号，从而抽取所述串行监视信号的每个数据值，并且把所述数据值转换成所述监视信号，把所述监视信号输入所述控制器；并且其中，所述多个子站中的每个子站还包括子站输出部分，用以在所述定时信号控制下，在所述时钟的每个周期中，确定所述串行脉冲电压信号的第一半或后一半是否是与所述电源电压电平不同的预定电压电平或是伪地电平，从而抽取所述控制数据信号的每个数据值，并且把所述数据值中与所述子站对应的数据供给所述受控部分；和子站输入部分，用以在所述定时信号控制下，根据所述相应传感器部分中的值形成频率信号，并且把所述频率信号叠加在所述串行脉冲电压信号的预定位置上，作为所述监视信号的数据值。
12.一种控制信号和监视信号传输系统，包括控制器；多个受控装置，每个受控装置包括受控部分和监视所述受控部分的传感器部分；母站，它连接到所述控制器和所述多个受控装置公用的数据信号线；和多个子站，它们与所述多个受控装置相关联，并且连接到所述数据信号线和所述的相关受控装置，其中，控制信号从所述控制器传输到所述受控部分，监视信号从所述传感器部分经所述数据信号线传输到所述控制器，其中，所述母站还包括定时信号发生装置，它产生与有预定周期的时钟同步的预定的定时信号；母站输出部分，用以在所述定时信号控制下，在所述时钟的每个周期中，根据从所述控制器输入的控制数据信号的每个值，改变预定电源电压电平的周期与伪地电平的周期之间的占空率，从而把所述控制数据信号转换成串行脉冲电压信号，并把所述串行脉冲电压信号输出到所述数据信号线；和母站输入部分，用以在所述定时信号控制下，在所述时钟的每个周期中，检测在所述数据信号线上传输的所述串行脉冲电压信号上叠加的频率信号，从而抽取所述串行监视信号的每个数据值，并且把所述数据值转换成所述监视信号，把所述监视信号输入所述控制器；并且其中，所述多个子站中的每个子站还包括子站输出部分，用以在所述定时信号控制下，在所述时钟的每个周期中，确定所述串行脉冲电压信号的电源电压电平的周期与伪地电平的周期之间的占空率，从而抽取所述控制数据信号的每个数据值，并且把所述数据值中与所述子站对应的数据输出到所述的相应受控部分；和子站输入部分，用以在所述定时信号的控制下，根据所述的相应传感器部分中的值形成频率信号，并且把所述频率信号叠加在所述串行脉冲电压信号的预定位置上，作为所述监视信号的数据值。
13.按权利要求11或12的控制信号和监视信号传输系统，其中，所述频率信号在对应所述子站的数据位置处叠加在所述串行脉冲电压信号上。
14.按权利要求11或12的控制信号和监视信号传输系统，其中，所述频率信号的频率高于所述时钟的频率，其幅度基本上小于或等于所述伪地电平与真地电平之差的两倍。
15.按权利要求11或12的控制信号和监视信号传输系统，其中，用信号隔离器使连接到所述数据信号线的所述母站输出部分和所述母站输入部分彼此隔开；并且其中，用信号隔离器使连接到所述数据信号线的所述子站输出部分和所述子站输入部分彼此隔开。
16.按权利要求11或12的控制信号和监视信号传输系统，其中，在输出所述串行脉冲电压信号之前，所述母站把起始信号输出到所述数据信号线上，所述起始信号的电压电平等于所述电源电压，其周期比所述时钟的一个周期长。
17.按权利要求11或12的控制信号和监视信号传输系统，其中，所述子站输出部分对从所述串行脉冲电压信号抽取的时钟计数，从而抽取预先分配给所述子站输出部分的地址，并把所述地址的数据供给所述受控部分。
18.按权利要求11或12的控制信号和监视信号传输系统，其中，所述母站对从所述串行脉冲电压信号抽取的时钟计数，从而抽取预先分配给所述母站的地址，并且输出结束信号。
19.一种控制信号和监视信号传输系统，包括控制器；多个受控装置，每个受控装置包括受控部分和监视所述受控部分的传感器部分；母站，它连接到所述控制器和所述多个受控装置公用的数据信号线；和多个子站，它们与所述的多个受控装置关联，并连接到所述数据信号线和所述的相关受控装置；其中，控制信号从所述控制器传输到所述受控部分，监视信号从所述传感器部分经所述数据信号线传输到所述控制器，其中，所述母站还包括定时信号发生装置，它产生与有预定周期的时钟同步的预定的定时信号；和母站输出部分，用以在所述定时信号控制下，在所述时钟的每个周期中，根据从所述控制器输入的控制数据信号的每个值，改变预定电源电压电平的周期与伪地电平的周期之间的占空率，从而把所述控制数据信号转换成串行脉冲电压信号，并把所述串行脉冲电压信号输出到所述数据信号线，其中，在输出所述串行脉冲电压信号之前，所述母站把起始信号输出到所述数据信号线上，所述起始信号的电压电平等于所述电源电压，其周期比所述时钟的一个周期长，并且所述母站对从所述串行脉冲电压信号抽取的时钟计数，从而抽取预先分配给所述母站的地址，而且输出结束信号；并且其中，每个所述子站还包括子站输出部分，用以在所述定时信号控制下，在所述时钟的每个周期中，确定所述串行脉冲电压信号的电源电压电平的周期与伪地电平或真地电平的周期之间的占空率，从而抽取所述控制数据信号的每个数据值，并且把所述数据值中与所述子站对应的数据输出到所述的相应受控部分，而且所述子站输出部分输出从所述串行脉冲电压信号抽取的时钟，从而抽取预先分配给所述子站输出部分的地址，并把所述地址的数据供给所述的相应受控部分。
全文摘要
母站输出部分根据控制数据信号的每个数据值改变不同于预定电源电压电平的电平的周期与后续的电源电压电平的周期之间的占空率,从而把控制数据信号转换成串行脉冲电压信号,并把它输出到数据信号线上。母站输入部分按电源电压上升边时有无监视信号与电源电压争用而产生的电流信号,检测在数据信号线上传输的串行脉冲电压信号上叠加的监视数据信号。
文档编号G08C13/02GK1332433SQ01124919
公开日2002年1月23日 申请日期2001年6月30日 优先权日2000年6月30日
发明者锦户宪治 申请人:株式会社哈莫一链, 株式会社恩尼怀尔