专利名称：一种闪烁存储器模块的制作方法
技术领域：
本实用新型涉及一种存储器模块，更确切地说是涉及一种具有防误写功能的闪烁存储器模块。
闪烁存储器(FLASH)是电子类产品经常采用的存储部件，但在使用过程中，如发生电压波动、处于电池老化的耗电阶段、掉电后又立即恢复供电等情况时，容易使其内存储的数据被误写，轻则造成产品功能失效重则使系统瘫痪。为防止此种情况发生，需为闪烁存储器再单独设计防误写电路，从而组成闪烁存储器模块，以保证闪烁存储器能正确写入。
国内外同类产品，大都将防误写电路设置在主控制芯片侧，其限定写入的条件是电源电压过低，如
图1所示电路框图。包括电压检测器11、单片机12和闪烁存储器13，电压检测器11输出端连接单片机12的复位端(Reset)，单片机12的一输出端连接闪烁存储器13的写信号端(WR非端)。当电压检测器11检测的电源电压Vcc低于某一预定值时，输出信号使单片机12复位，再由单片机12控制闪烁存储器13，禁止进行写入操作。
该种单一限定条件的防误写电路，在使用过程中仍不能确保闪烁存储器所存数据的被误写，如在单片机输出禁止写入信号时，闪烁存储器已经被误写入了。
本实用新型的目的是设计一种闪烁存储器模块，在任何情况下都可确保闪烁存储器不被误写。
实现本实用新型目的的技术方案是这样的一种闪烁存储器模块，包括闪烁存储器和防误写电路，所述的防误写电路包括电源检测器，其特征在于所述的防误写电路还包括有一防误写信号组合逻辑电路；所述的防误写信号组合逻辑电路的输入端分别连接所述电源检测器输出端和主控制芯片的闪烁存储器写信号输出端、闪烁存储器写允许信号输出端及复位信号输出端，所述的防误写信号组合逻辑电路的输出端分别连接闪烁存储器的写信号输入端(WR非)和闪烁存储器的操作允许输入端(RP#)。
所述的防误写信号组合逻辑电路是一译码器。
所述的防误写信号组合逻辑电路是双译码器；第一译码器的两个输入端分别连接所述的电源检测器输出端及所述的主控制芯片的闪烁存储器写信号输出端，第一译码器的输出端连接闪烁存储器的写信号输入端(WR非)；第二译码器的一个输入端连接所述的主控制芯片的复位信号输出端，第二译码器的其余输入端及使能输入端接地，第二译码器的输出端连接闪烁存储器操作允许输入端(RP#)。
本实用新型的闪烁存储器模块，对闪烁存储器的写入除了设置限制写入条件外还设置了允许写入条件，即在电源电压过低时或主控制芯片的复位信号有效时不允许写；在闪烁存储器的写允许信号有效、同时在闪烁存储器的写信号有效时才允许写，且其实现可采用简单的硬件电路。
下面结合实施例及附图进一步说明本实用新型的技术。
图1是现有闪烁存储器模块的结构框图。
图2是本实用新型闪烁存储器模块的电路结构示意图。
图1说明前已述及不再赘述。
参见图2，图中示意出本实用新型闪烁存储器模块的电路结构及与主控制芯片间的连接关系。包括电源检测器21、防误写信号组合逻辑电路22和闪烁存储器23。主控制芯片是一单片机(CPU)24，闪烁存储器23的产品型号是DA28F640。
推荐的防误写信号组合逻辑电路22的实施例是一双2-4译码器(74139)，其中，第一2-4译码器的第一输入端(1A)连接电源检测器21的输出端，第一2-4译码器的第二输入端(1B)连接单片机24的闪烁存储器的写信号输出端(WR非)，第一2-4译码器的使能输入端(1G非)连接单片机24的闪烁存储器写允许信号输出端(如P1.6)，第一2-4译码器的输出端(1Y1)连接闪烁存储器23的写信号输入端(WR非)；第二2-4译码器的第一输入端(2A)连接单片机24的复位信号输出端(Reset)，第二2-4译码器的第二输入端(2B)及使能输入端(2G非)接地，第二2-4译码器的输出端(2Y1)连接闪烁存储器23的操作允许输入端(RP#)。
本实用新型的最佳实施例，通过译码电路，综合设置了闪烁存储器的限制写入和允许写入的条件，并直接作用于闪烁存储器的写输入端在电源电压Vcc过低时或在主控制芯片的复位信号有效时不允许进行闪烁存储器的写操作；在主控制芯片输出的闪烁存储器写允许信号有效，同时写信号有效时才允许进行闪烁存储器的写操作。
本实用新型通过对闪烁存储器的写操作采取条件限制与条件允许的技术措施，从硬件上保证了闪烁存储器的正确写入。通过在银行电子密押机中的试用，取得了明显的防误写效果。
权利要求1.一种闪烁存储器模块，包括闪烁存储器和防误写电路，所述的防误写电路包括电源检测器，其特征在于所述的防误写电路还包括有一防误写信号组合逻辑电路；所述的防误写信号组合逻辑电路的输入端分别连接所述电源检测器输出端和主控制芯片的闪烁存储器写信号输出端、闪烁存储器写允许信号输出端及复位信号输出端，所述的防误写信号组合逻辑电路的输出端分别连接闪烁存储器的写信号输入端(WR非)和闪烁存储器的操作允许输入端(RP#)。
2.根据权利要求1所述的一种闪烁存储器模块，其特征在于所述的防误写信号组合逻辑电路是一译码器。
3.根据权利要求1或2所述的一种闪烁存储器模块，其特征在于所述的防误写信号组合逻辑电路是双译码器；第一译码器的两个输入端分别连接所述的电源检测器输出端及所述的主控制芯片的闪烁存储器写信号输出端，第一译码器的输出端连接闪烁存储器的写信号输入端(WR非)；第二译码器的一个输入端连接所述的主控制芯片的复位信号输出端，第二译码器的其余输入端及使能输入端接地，第二译码器的输出端连接闪烁存储器操作允许输入端(RP#)。
专利摘要本实用新型涉及一种闪烁存储器模块,包括闪烁存储器和防误写电路,防误写电路包括电源检测器和由译码器组成的防误写信号组合逻辑电路。译码器的输入端分别连接电源检测器输出端和主控制芯片的闪烁存储器写信号输出端、闪烁存储器写允许信号输出端和复位信号输出端,译码器的输出端分别连接闪烁存储器的写信号输入端(WR非)和闪烁存储器的操作允许输入端(RP#)。为闪烁存储器设置限制写入与允许写入条件,确保闪烁存储器正确写入。
文档编号G11C7/00GK2489434SQ0122453
公开日2002年5月1日 申请日期2001年5月29日 优先权日2001年5月29日
发明者魏恺言, 王晓东, 闵苏泉, 李晓辉, 李志刚 申请人:北京兆日科技有限责任公司