专利名称：程序化快闪存储单元的方法
技术领域：
本发明一般是有关于程序化快闪存储单元的方法，且更特别是有关于程序化可储存二位的闪存的方法。
所以，程序化快闪存储单元的方法的需求，已经成了很多存储器产品及系统的供应者与程序设计师的共同需求。更特别的是，就很多存储器产品及系统的供应者与程序设计师而言，能准确及有效地程序化闪存内的二位的方法与系统已经变成不可或缺的功能。这是因为，在日益竞争的环境下，闪存产品与系统的供应者必须满足并超越顾客或其它接受产品或服务的人的期望。
一种程序化可储存二位的闪存问题的解决方案为，简单地程序化快闪存储单元的一个位至特别地程序化电压准位，例如，高阈值电压状态，而不管闪存内的其它位的当时程序化状态。在此过程中，产生了很多的无效率性，因为，例如，当第一位在高阈值电压状态时，若将第二位程序化至高阈值电压状态，则在第二位被程序化后，第一位的阈值电压将变得更高。图5为常见解决问题的办法，图表505绘示在存储器阵列的多个存储单元中程序化二位的平均高阈值电压准位，其中X轴为阵列中存储单元的周期数，Y轴为阈值电压准位。曲线510绘示在二位存储单元中程序化第一位时的平均阈值电压，曲线515绘示在二位存储单元中程序化第二位时的平均阈值电压，以及曲线520绘示在程序化第二位后，先前经程序化的第一位的平均阈值电压。如图5所示，程序化第二位至高阈值电压准位时，会造成的前程序化至同样高阈值电压准位的第一位的高阈值电压的增加。
常见方法的缺点绘示于图6A与图6B。图6A为已知在程序化存储器阵列中多个第一位时的阈值电压可能性分布605，图6B为已知在程序化存储器阵列中多个第二位时的阈值电压可能性分布610，以及在程序化这些第二位后，在先前经程序化的多个第一位的阈值电压可能性分布615。如图6B所示，其缺点为在程序化这些第二位后，这些第一位的可能性分布将变得更高更广。而第二个缺点为因为第一位的阈值电压变得更高，为了平衡由第二位所带来的影响，就必须抹除更多的地方。所以，由于若以存储单元内最高的阈值电压来抹除，可能会造成过除的现象。因此，有效率地提供程序化可储存二位的快闪存储单元的系统与方法，还是一个难以达成的目的。
因此，程序化快闪存储单元的方法还是一个需求。除此之外，另一个需求就是程序化能个别储存二位的快闪存储单元的方法。
本发明的一特征在于，程序化闪存的方法，包括判断快闪存储单元中，所要被程序化的其中一位以外的另一位的阈值电压。另外，在另一位的阈值电压为未程序化阈值电压时，将闪存内要被程序化的其中一位，程序化至具第一高阈值电压之被程序化状态；且在另一位的阈值电压为已程序化的阈值电压时，将要被程序化的其中一位，程序化至具第二高阈值电压的被程序化状态；且其中第一高阀值电压比第二高阈值电压还低。
本发明的又一特征在于，在电脑可读取的媒体中储存了一组用以程序化快闪存储单元的指令。当执行该些指令时，所实施的阶段包括判断快闪存储单元中，所要被程序化的其中一位以外的另一位的阈值电压。另外，在另一位的阈值电压为未程序化阈值电压时，将闪存内要被程序化的其中一位，程序化至具第一高阈值电压的被程序化状态；且在另一位的阈值电压为已程序化的阈值电压时，将要被程序化的其中一位，程序化至具第二高阈值电压的被程序化状态；且其中第一高阀值电压比第二高阈值电压还低。
100存储单元105源极110漏极115悬接栅极120控制栅极125位线
130源极线135，160字符线140介电质层155存储器装置165第一位线170第二位线205～230标示各个流程步骤305～320标示各个流程步骤405～430标示各个流程步骤505存储器阵列的多个存储单元中程序化二位的平均高阈值电压准位510二位存储单元中程序化第一位时的平均阈值电压515在二位存储单元中程序化第二位时的平均阈值电压520在程序化第二位后程序化第一位时的平均阈值电压605已知在程序化存储器阵列中多个第一位的阈值电压可能性分布610已知在程序化存储器阵列中多个第二位时的阈值电压可能性分布615程序化这些第二位后，已被程序化的多个第一位的阈值电压可能性分布。
现在将详细地参考与本发明相符的各种具体实施例，其例子绘示于附图中，并且会将本发明明显的描述出来。在图标中相同的标号代表相同或相似的元件。
在常见的分栅闪存或电性抹除可规划式只读存储器内，例如为熟悉的非挥发性存储器，通过储存电子在存储单元中的悬接栅极来程序化。在特定的偏压情况下，在半导体基底中的电子隧穿在悬接栅极与半导体基底间的薄氧化层，以进入悬接栅极的电荷储存器。这些隧穿的电子通常可由常见的热电子注入结构或佛勒诺泰隧穿法结构产生。
在常见的热电子注入结构中，存储单元中的控制栅极(字符线)被供给一高电压，且漏极(位线)被供给一低电压或电压为零。当通道区的电子从存储单元的源极区与漏极区获得的能阶，比从通道与悬接栅极间的薄氧化层获得的位能障碍较高时，有些电子将会隧穿此薄氧化层并注入到悬接栅极。然而，并不是所有在通道区的电子都能获得足够的能量以隧穿薄氧化层。电子隧穿薄氧化层的或然率是根据控制栅极与漏极区间电压比例的不同来决定。
除此之外，在悬接栅极上，将会显现控制栅极与漏极区间的电子电荷数比例的不同。这些电荷外加一电场在悬接栅极下的通道区。此电场为熟悉的阈值电压。阈值电压可决定存储单元是否储存任何数据或数值。例如，数字0可设定以高阈值电压表示，而逻数字1可设定以低阈值电压表示。
图1A为常见的一位分栅快闪存储单元100的截面图。存储单元100包括源极105、漏极110、悬接栅极115以及控制栅极120。漏极110也可包括少量掺杂的n层与大量掺杂的n层形成的N/N+漏极。漏极110耦接至位线(BL)125、源极105耦接至源极线(SL)130以及控制栅极120耦接至字符线(WL)135。一般来说，存储单元100中的不同的阈值电压值，常被设计成供给固定电压至控制栅极120与调整供给至漏极110的电压。
存储单元100可由佛勒诺泰隧穿法结构抹除。在此系统下，例如14伏特的高电压，可能被供给至控制栅极120，以及0伏特的电压可能被供给至漏极110与源极105。在这些情况下，电子储存在由硅合物材料组成的悬接栅极115中，并隧穿介电质层140至也同样由硅合物材料组成的控制栅极120中。所以，佛勒诺泰隧穿法结构如所知的“多对多隧穿”结构。在读入操作中，近乎3伏特的电压被供给至控制栅极120、2伏特电压被供给至漏极110以及源极105接地。为达成以源极侧热电子注入结构来程序化，一阈值电压，例如11伏特的电压，则被供给至漏极110以及源极105接地。
为了判定存储单元是否已被程序化至需求值，会将常见的存储单元程序化成已先决定的时间周期。存储单元之值将会被证实，而且将一再地程序化存储单元直到所要的需求值。这是一个反复的步骤。二者择一地，一小电压将被供给至位线125以查证悬接栅极的能量。此过程一直连续至悬接栅极的能量达到需求值为止。除此之外，常见的分栅快闪存储单元只能预先形成一位的可程序操作，例如，0或1。然而，由于需要大型存储器程序化时的增加能力与快速地数据读入能力，所以存储器若能准确地储存超过1位，其效果将是令人满意的。
图1B绘示可储存二位的二位快闪存储单元150，而不是只能储存一位的存储单元100。存储单元150包括二位存储器装置155、字符线160、与第一位和第一阈值电压相符的第一位线165、与第二位和第二阈值电压相符的第二位线170。存储器装置155可包括如美国专利第6271090号所描述与合并参考的闪存装置，或者也可能包括很多如公知技艺者所知道的其它装置。通常，与存储单元100中一位相似的方式，当程序化存储单元150中的二位时，可通过供给固定电压至字符线160与根据程序化的位调整供给至第一位线165或第二位线170的电压。存储单元150的程序化的说明将有更多描述如下。
与本发明相符的原理，程序化快闪存储单元的系统，包括判断快闪存储单元中，所要被程序化的其中一位以外的另一位的阈值电压的元件，以及若在另一位的阈值电压为未程序化阈值电压时，将闪存内要被程序化的其中一位，程序化至具第一高阈值电压的被程序化状态；且在另一位的阈值电压为已程序化的阈值电压时，将要被程序化的其中一位，程序化至具第二高阈值电压的被程序化状态；且其中第一高阀值电压比第二高阈值电压还低。除此之外，程序化快闪存储单元的系统，更包括判定在程序化快闪存储单元之前，第一阈值电压及第二阈值电压是否均与低阈值电压状态相符的元件。
接收第一阈值电压的元件、接收第二阈值电压的元件、程序化的元件与判断元件可内含于或可在其它方面利用及具体实施在行动电话、个人电脑、手提式电脑装置、多任务处理器系统、运用微处理机或可程序的消费性电子装置、微电脑、大型主机电脑、个人数字助理、传真机、电话、便携式传呼器、手提式电脑、或其它用来接收、传送或其它方面信息内的零件。在不背离本发明的精神与范围，如公知此技艺可知，接收第一阈值电压的元件、接收第二阈值电压的元件、程序化的元件与判断元件，可内含或具体实施利用于其它装置或系统。
图2为与本发明的一具体实施例的程序化快闪存储单元的方法的一般相关步骤流程图。图3至图4的本发明的具体实施例中更详尽的描述说明，其用来符合本发明的方法200的具体实施例。图中方法200由方框205开始，且子例程210接收对应于储存在闪存内的第一位与第二位的阈值电压，子例程210的步骤如图3所示，将在以下有更详尽的说明。
子例程210接收对应于储存在闪存一位与第二位的阈值电阈值电压后，方法200继续子例程220，程序化第一位与第二位其中之一，子例程220的步骤如图4所绘，将在以下有更详尽的说明。一旦第一位或第二位其中之一在子例程220中被程序化，方法200将终止在步骤230。
图3描述图2中子例程210接收对应于储存在闪存内的第一位与第二位的阈值电压。子例程210由方框305开始，且步骤310先接收对应于储存在闪存内的第一位的阈值电压。例如，接收第一阈值电压的元件可能取第一位线165的样本，并且检测第一位线165的电压。特别地是，如果第一阈值电压降至1.5伏特至2.8伏特之间，其被认为是在低阈值电压状态，则以数字的1表示。另外，如果第一阈值电压降至3.3伏特至3.85伏特之间，其被认为是在高阈值电压状态，则以数字的0表示。
在步骤310接收对应于储存在闪存内的第一位的阈值电压后，子例程210继续步骤315，接收对应于储存在闪存内的第二位的阈值电压。例如，接收第二阈值电压的元件可能取第二位线170的样本并且检测第二位线170的电压。特别地是，如果第二阈值电压降至1.5伏特至2.4伏特之间，其被认为是在低阈值电压状态，则以数字的1表示。另外，如果第一阈值电压降至3.3伏特至3.85伏特之间，其被认为是在高阈值电压状态，则以数字的0表示。
一旦步骤315已接收对应于储存在闪存内的第二位的阈值电压，则子例程210的步骤320返回至图2的子例程220。
图4为图2的子例程220程序化闪存中第一位与第二位其中之一。子例程220由方框405开始且先判断第一阈值电压及第二阈值电压与低阈值电压状态是否相符。例如，如果第一阈值电压及第二阈值电压降至1.5伏特与2.4伏特之间，其都被视为在低阈值电压状态。
在判断方框410中，如果第一阈值电压及第二阈值电压与低阈值电压状态相符，子例程220接着在步骤405中，以第一阈值电压程序化闪存内的第一位与第二位其中之一。例如，通过供给固定电压至字符线160与调整供给至第一位线165或第二位线170的电压，并依照程序化的位，来程序化存储单元150内的第一位与第二位其中之一。为了以第一阈值电压程序化此位，此电压不同于在字符线160及位线间，被设定近乎等于第一需求阈值电压及与程序化此位相符的电压。
特别地是，且在另一位的阈值电压为已程序化的阈值电压时，将要被程序化的其中一位，程序化至具第二高阈值电压的被程序化状态；且其中第一高阀值电压比第二高阈值电压还低。ΔV可能介于0.2伏特与0.3伏特之间，或高于0.3伏特。尽管如此，第一阈值电压或第二阈值电压还是可能与高阈值电压相符。
在判断方框410中，如果第一阈值电压及第二阈值电压与低阈值电压状态不符，然而，子例程220的判断方框420继续判断将被程序化的位的阈值电压与低阈值电压状态是否相符，且闪存内的其它位的阈值电压是否与高阈值电压状态相符。例如，如果将被程序化的位电压降至1.5伏特至2.4伏特之间，其会被视为在低阈值电压状态。而且，如果将被程序化的位电压降至3.3伏特至3.85伏特之间，其会被视为在高阈值电压状态。
在判断方框420中，如果将被程序化的位的阈值电压与低阈值电压状态相符，且闪存内之其它位的阈值电压与高阈值电压状态相符，子例程220继续步骤425，将此位以第二阈值电压程序化。例如，通过供给固定电压至字符线160与调整供给至第一位线165或第二位线170的电压，并依照程序化的位，来程序化存储单元150内的位。为了以第二阈值电压程序化此位，此电压不同于在字符线160及位线间，被设定近乎等于第二需求程序化电压及与程序化此位相符的电压。
特别地是，若在程序化闪存其它位的Vt与Vt与高Vt状态相符，则第二阈值电压比用来程序化快闪存储单元内其它位的第一阈值电压高了ΔV。ΔV可能介于0.2V与0.3V之间，或高于0.3V。尽管如此，第一阈值电压及第二阈值电压与高阈值电压相符。
在步骤415中，以第一阈值电压程序化存储单元内的第一位与第二位其中之一后，步骤425将此位以第二阈值电压程序化，或步骤420中，如果将被程序化的位的阈值电压与低阈值电压状态不符，且闪存内与其它位的相符的阈值电压与高阈值电压状态不符，子例程220的步骤430则回到图2的步骤230。
与本发明的实施例相符的方法200，如以上之描述，可在存储器阵列的多个快闪存储单元中反复的执行。特别地是，在程序化存储器阵列完成后，所有在存储器阵列中的单元的第一阈值电压及第二阈值电压均与高阈值电压状态相符时，则多个第一位被程序化的阈值电压值的统计分布比ΔV为零时的多个第一位被程序化的阈值电压值的统计分布较狭窄且电压分布较低。所以，当本发明的较佳实施例利用第一阈值电压程序化存储单元中的第一位时，第一位的阈值电压等级在实质上与程序化第二位后的第二位的阈值电压等级可能是相等的，其中，第一阈值电压大约比第二阈值电压低了0.2伏特至0.3伏特。
与本发明的实施例相符的系统可以构成全部或部分具有特殊目的的硬件、通用的电脑系统或任何结合本发明的系统将会被知晓。系统的任何一部份可以适当的程序来控制。任何程序可能全部或部分以协议的方式储存或内含于系统中，或可能全部或部分以协议的方式被供给至网络的系统或其它传送信息的机制。另外，也可知道系统操作者使用操作者输入元件(未绘示)以协议方式，将被操作且或其它被控制的信息，直接提供至连接到系统或可能传送信息至网络上的系统或传送信息的机制。
如上所述已限定了本发明的一特别实施例。然而，本发明中的各种差异与改变将是显而易见的，且可获得本发明的部分或全部的优点。在不背离本发明的精神与领域下，专利范围附属项的目的在报导这些差异及改变。
权利要求
1.一种程序化一具二位的快闪存储单元的方法，其特征是，该方法包括判断该快闪存储单元中一要被程序化的其中一位以外的一另一位的阈值电压；以及在该另一位的阈值电压为一未程序化阈值电压时，将该闪存内该要被程序化的其中一位，程序化至一第一高阈值电压的被程序化状态；且在该另一位的阈值电压为一已程序化的阈值电压时，该要被程序化的其中一位，将被程序化至一第二高阈值电压的被程序化状态；且其中该第一高阀值电压比该第二高阈值电压还低。
2.如权利要求1所述的程序化快闪存储单元的方法，其特征是，在该快闪存储单元的一二位都处于已程序化高阈值电压值时，该二位的各别高阈值电压约略相等。
3.如权利要求1所述的程序化快闪存储单元的方法，其特征是，该高阈值电压状态代表数字0。
4.如权利要求1所述的程序化快闪存储单元的方法，其特征是，该低阈值电压状态代表数字1。
5.如权利要求1所述的程序化快闪存储单元的方法，其特征是，该第一高阈值电压与该第二高阀值电压之差在0.2伏特与0.3伏特之间。
6.一种电脑可读取媒体，储存用以程序化一快闪存储单元的一指令组，该指令组执行时实施下列阶段，其特征是，该方法包括判断该快闪存储单元中一要被程序化的其中一位以外的一另一位的阈值电压；以及在该另一位的阈值电压为一未程序化阈值电压时，将该闪存内该要被程序化的其中一位，程序化至一第一高阈值电压的被程序化状态；且在该另一位的阈值电压为一已程序化的阈值电压时，该要被程序化的其中一位，将被程序化至一第二高阈值电压的被程序化状态；且其中该第一高阀值电压比该第二高阈值电压还低。
7.如权利要求6所述的电脑可读取媒体，其特征是，在该快闪存储单元的一二位都处于已程序化高阈值电压值时，该二位的各别高阈值电压约略相等。
8.如权利要求6所述的电脑可读取媒体，其特征是，该高阈值电压状态代表数字0。
9.如权利要求6所述的电脑可读取媒体，其特征是，该低阈值电压状态代表数字1。
10.如权利要求6所述的电脑可读取媒体，其特征是，该第一高阈值电压与该第二高阀值电压的差在0.2伏特与0.3伏特之间。
全文摘要
一种程序化快闪存储单元的方法，包括判断快闪存储单元中，所要被程序化的其中一位以外的另一位的阈值电压。另外，在另一位的阈值电压为未程序化阈值电压时，将闪存内要被程序化的其中一位，程序化至具第一高阈值电压的被程序化状态；且在另一位的阈值电压为已程序化的阈值电压时，将要被程序化的其中一位，程序化至具第二高阈值电压的被程序化状态；且其中第一高阀值电压比第二高阈值电压还低。
文档编号G11C11/56GK1479202SQ0314540
公开日2004年3月3日 申请日期2003年6月12日 优先权日2002年8月29日
发明者黄俊仁, 周铭宏, 邱骏仁 申请人:旺宏电子股份有限公司