专利名称：自刷新振荡器的制作方法
技术领域：
本发明涉及一种自刷新振荡器，具体地说，涉及一种可借由根据温度变化而改变自刷新周期从而能够减少功耗的自刷新振荡器。
背景技术：
一般而言，储存在DRAM单元中的数据可因漏电而被抹除，因此，该单元中的数据得以被感知并放大，并得以被重新写入到该单元中。该操作被称之为刷新。
有三种方法可供执行刷新操作，其一是借由输入自外部的行地址而加以执行；另一种(CBR刷新方法)是借由输入自外部的刷新控制信号(即CAS-Before-Ras(CBR)信号)而且产生要刷新的地址，并接着刷新内部上的该地址；而第三是已知的隐蔽刷新方法，其是与正常操作相配合执行CBR刷新。
近来，虽然施加外部控制信号于恒定状态中的装置并保持该信号而不作任何改变，但是可以在该装置中周期性地设置CBR状态以执行刷新操作。此方法称为「自刷新」。
必须在单元中执行刷新操作以便防止单元中的数据因单元中产生的漏电而完全被抹除。漏电与温度紧密相关(即只要温度增加10℃，漏电即增加二倍)，并在确定刷新周期方面起主要作用。
当制造存储器装置时，即使在极端情形下其电路都必须安全操作。例如，能将数据保持在单元中的时间因温度增加10℃而减少一半，和因温度增加50℃而减少1/32。
例如，若即使在高温情况下亦应于安全恒定周期中执行刷新操作而不管温度变化，这意味着在室温或在相对低温情况下将执行许多而且为不必要的刷新操作。
换言之，为了在具有不管温度变化的恒定刷新周期情况下数据的安全、即即使在高温情况下，仍使存储器装置安全操作，可在室温下执行许多刷新操作，这意味着即使在相对低温情况下亦会消耗许多且不必要的功率。
图1示出了根据现有技术的自刷新振荡器的电路。
图1示出了根据现有技术的五个自刷新振荡器的电路，并采取由5级反相器组成为一个整体的环形振荡器的形式。各反相器由与VSS连接的一PMOS晶体管以及与VDD连接的一NMOS晶体管组成，并且这些晶体管作为导通电阻器用于调节振荡器的周期。信号OSC_ON是一个控制振荡器导通/截止的信号，而信号OSC及OSB为输出信号。
在此电路中，当信号OSC_ON变为高电平时，环型振荡器开始运行并输出具有恒定周期的波形的脉冲信号。
该电路的问题在于振荡器的特征根据温度而保持恒定，因此，没有明显地反映DRAM单元的基本温度特征。
图2示出了根据DRAM单元的温度的刷新特征的曲线图，可以看出，当温度较低时刷新特征良好，而当温度较高时刷新特征并非良好。因此，必须藉由增加低温情况下的刷新时间来减少所消耗电流的数量。然而，在低温情况下产生于环形振荡器中的脉冲周期与在高温情况下相同，因此在现有技术中在低温情况下会消耗更多的刷新操作电流。
由于DRAM中刷新操作消耗的电流的数量与执行刷新操作的频率之间具有比例关系，所以用于刷新操作的时间周期被加长得越多，在DRAM中所消耗的电流的数量被减少得越少。然而，若将刷新周期延长为大于DRAM单元的最初刷新的有效值，则可能会破坏单元中的数据，因此重要的是设定适当的刷新时间，接着确定数据并未遭受损失而且所需电流较小的时间点。
现有技术已将重点放在数据损失的预防上，并且即使在低温情况下仍保持当有效数值并不良好时已在高温情况下使用的设定数值，因此现有技术并未利用该单元在相对低温情况下具有用于刷新的良好有效值的特征。换言之，现有技术的电路不能实施可在高温情况下缩短刷新周期并在低温情况下相对延长刷新周期的方法。
图3示出了一种现有技术。图3披露的技术使用三级振荡器，其使用插入在这些级每一级之间的PMOS晶体管以及NMOS晶体管(T1及T4)的子阈值漏电流。
图4示出了根据现有技术另一自刷新振荡器的电路，当仿真DRAM单元中漏电流的电容器(VCP)的电位低于参考电压(VREF)时，该电路图仿真DRAM单元并执行全部单元的刷新操作。
如上所述，该现有技术还存在该振荡器的特征根据温度而保持恒定的问题，因此，没有明显反映DRAM单元的基本温度特征。
发明内容
因此，本发明涉及一种在低温情况下比在高温情况下具有增加刷新时间以解决以上问题的自刷新振荡器。
根据本发明，解决上述目的的自刷新振荡器包括在输入端与输出端之间串联连接的多个反相器；用以根据该输出端的电平对第一节点进行充电的上拉驱动器；用以将第一节点的电位与参考电压进行比较、并输出比较结果给该输入端的比较器；以及用以根据输出端的电平进行操作，并根据温度将一定数量的放电电流调节到第一节点的地的周期调节单元。
借由参考以下结合附图所作的说明，可更全面地理解本发明，其中图1显示根据现有技术的自刷新振荡器的电路图；图2显示用以解释图1的温度特征的曲线图；图3及图4显示根据现有技术的自刷新振荡器的电路图；图5显示根据本发明的第一具体实施例的自刷新振荡器的电路图；图6显示根据本发明的第二具体实施例的自刷新振荡器的电路图；图7显示根据本发明的第三具体实施例的自刷新振荡器的电路图；图8显示根据本发明的第四具体实施例的自刷新振荡器的电路图；以及图9至14显示用以解释根据本发明的自刷新振荡器的特征的曲线图。
附图符号说明T1、T2 PMOS晶体管T3、T4、MN1-MN10 NMOS晶体管IV1、IV2、IV3反相器
具体实施例方式
图5示出了根据本发明第一具体实施例的自刷新振荡器的电路。
比较器CMP1将给定的参考电压Ref与节点Node1的电压进行比较。反相器IV1、IV2及IV3传送比较器CMP1的输出给PMOS晶体管MP1以及NMOS晶体管MN3。PMOS晶体管MP1根据反相器IV3的输出被导通并作为开关用以对节点Node1进行充电，而NMOS晶体管MN3作为开关用以根据反相器IV3的输出对节点Node1的电压进行放电。串接在NMOS晶体管MN3与节点Node1之间的NMOS晶体管MN1及MN2被用作二极管。电容器C1暂存节点Node1的电压。
将参考电压设定为两个NMOS晶体管NM1及MN2的阈值电压Vt的和值的近似值。输出OUT在最初阶段变为低电平以导通PMOS晶体管MP1，然而，若NMOS晶体管MN3被截止，则将电容器C1充电至电平VDD。如果当在电容器C1中充电的电位增加时节点Node1的电位高于参考电压Ref的电位，如图9所示，则比较器CMP1输出低电平，并借由反相器IV1至IV3将比较器CMP1的输出转换为高电平。从此时起，开始经过NMOS晶体管MN1至MN3对在节点Node1中充电的电压进行放电。
节点Node1的放电特征示出了当节点Node1的电平比NMOS晶体管MN1及MN2的阈值电压Vt的和值高甚多时，放电较快；而当节点Node1的电平变得比较接近于阈值电压Vt的和值时，放电即迅速减慢。当Node1节点的电平变得低于预定参考电压Ref时，比较器CMP1的输出会将其状态从低电平改变为高电平。由于利用反相器IV1至IV3将比较器CMP1的输出反相为低电平，所以利用电压VDD对电容器进再次行充电。
重复此操作以振荡输出信号OUT，和本发明的原理就是根据温度变化而改变节点Node1的漏电时间。
图10的曲线示出了在诸如图5所示NMOS晶体管MN1和MN2的NMOS晶体管的栅极和漏极之间彼此互连以用做二极管的情况下电流与温度之间的关系。如图10所示，与温度相对较高时的情况相比，当温度变低时，在低Vgs情况下电流Ids的数量变得较小。此特征与当随着温度变低而使NMOS晶体管导通时，阈值电压会增加的情况相同。
因此，在本发明中，使NMOS晶体管工作于低Vgs区域(即接近电压Vt的区域)中，由此，当温度较高时，许多电流使刷新周期更短；而当温度较低时，少数电流使刷新周期更长。换言之，如图9所示，当将参考电压Ref设定为使作为漏电通道的所有NMOS晶体管MN1及MN2工作于接近于它们的阈值电压的电平时，可在明显地看出NMOS晶体管MN1及MN2的温度特征。做为参考，图9示出了在25℃及85℃情况下参考电压Ref及节点Node1的电平。
图6示出了根据本发明第二具体实施例的自刷新振荡器的电路。
图6与图5的区别在于利用NAND门ND1取代了图5的反相器IV2，并且使NAND门ND1根据振荡器使能信号OSC_On反相所输入的信号。换言之，当振荡器使能信号OSC_On为低电平时，可将输出OUT固定为低电平，以便停止振荡操作；然而当振荡器使能信号OSC_On为高电平时，可执行正常振荡操作。
图7示出了根据本发明第三具体实施例的自刷新振荡器的电路。
图7与图6的区别在于电容器C2及C3分别被插入在比较器CMP1的输出与地之间以及NAND门ND1的输出与地之间，以保证节点Node1的充分预充电时间。换言之，当节点Node1的电压电平高于参考电压Vref的电压电平时，通过确保PMOS晶体管MP1的充分导通时间，用于延迟的电容器C2及C3可使节点Node1的电平能充分地增加至VDD电平。
图8示出了根据本发明第四具体实施例的自刷新振荡器的电路。
图8是图6的修改范例。为简化解释，NMOS晶体管MN1至MN3被称之为第一周期调节单元。
在第四具体实施例中，通过将多个周期调节单元并联到第一周期调节单元上，可轻易地调节振荡周期。
第一周期调节单元的NMOS晶体管的尺寸不同于与之并联的周期调节单元的NMOS晶体管的尺寸。换言之，周期调节单元的NMOS晶体管的每个尺寸互不相同。
在图8中，当控制信号SEL0为高电平时，第一周期调节单元开始操作，而当控制信号SEL1为高电平时，由NMOS晶体管MN5至MN7组成的周期调节单元开始操作；以及当控制信号SELn为高电平时，由NMOS晶体管MN8至MN10组成的周期调节单元操作，借此以调节振荡周期。
图11至14示出了用以比较并解释根据本发明及现有技术的自刷新振荡器的特征之曲线图。
图11及图12的曲线用于解释根据现有技术的振荡器的特征，并且如图11所示在85℃情况下振荡器输出的周期为16μs，而如图12所示，在25℃情况下该周期为17μs。这意味着振荡器的输出与温度无关几乎没有变化。
图13及图14的曲线用于解释根据本发明的振荡器的特征，并且在图13中在85℃情况下振荡器输出的周期为18μs，而在图14中在25℃情况下该周期为75μs。因此，可以看出当温度变得较高时，振荡器的输出周期会变短，反之亦然。
如上所述，当DRAM刷新的有效值增加时，通过根据本发明适当地调节要被延长的自刷新周期，可减少电流消耗。换言之，DRAM单元中刷新的有效值在很大程度上受温度的影响，因此当温度变低时该数值会增加。然而借助于本发明的电路，当温度较低时刷新周期会变长，因此可减少消耗的电流，而同时电路可不受温度的影响。
权利要求
1.一种自刷新振荡器，其包括多个反相器，其是串联连接在一输入端与一输出端之间；一上拉驱动器，用于根据该输出端的一电平对一第一节点进行充电；一比较器，用于比较该第一节点的一电位与一参考电压，并输出比较结果至该输入端；以及一周期调节单元，用于根据该输出端的一电平而操作，并根据一温度将一定量的放电电流量调节到第一节点的地。
2.如权利要求1所述的自刷新振荡器，其中，使该周期调节单元在一低温情况下具有放电电流的一数量，其少于在一高温情况下的数量。
3.如权利要求1所述的自刷新振荡器，其中，该周期调节单元包括串联连接在该地与该第一节点之间的第一、第二及第三NMOS晶体管，该第一及第二NMOS晶体管被连接为一二极管形状，以及根据该输出端的该电平导通该第三NMOS晶体管。
4.如权利要求3所述的自刷新振荡器，其中，将该参考电压设定为所述第一及第二NMOS晶体管的阈值电压的和值。
5.如权利要求1所述的自刷新振荡器，其进一步包括连接在该接地与该第一节点之间的第一电容器。
6.如权利要求1所述的自刷新振荡器，其中，将该参考电压设定为所述第一及第二NMOS晶体管的阈值电压的和值的近似值。
7.如权利要求1所述的自刷新振荡器，其进一步包括一NAND门，其被连接在所述多个反相器之间并根据一振荡器使能信号操作。
8.如权利要求1所述的自刷新振荡器，其进一步包括一NAND门，其被连接在所述多个反相器之间并根据一振荡器使能信号操作；以及第二及第三电容器，分别连接在所述输入端与该接地之间以及在该NAND门的该输出端与该接地之间。
9.如权利要求1所述的自刷新振荡器，其中，该周期调节单元是由相互并联连接的多个周期调节单元组成，并且根据一控制信号有选择地操作。
10.如权利要求9所述的自刷新振荡器，其中，所述周期调节单元中的每一个都由串联连接在该第一节点与该接地之间的第一、第二、第三以及第四NMOS晶体管组成所述第一及第二NMOS晶体管被连接为二极管形状，该第三NMOS晶体管是根据该控制信号导通，并且该第四NMOS晶体管根据该输出端的该电平被导通；以及所述多个周期调节单元的每一个的尺寸彼此不同，以便确定每个周期调节单元中彼此互不相同的周期。
全文摘要
本发明涉及一种自刷新振荡器，包括在一输入端与一输出端之间串联连接的多个反相器；用于根据该输出端的电平对第一节点进行充电的一上拉驱动器；用于将该第一节点的电位与一参考电压进行比较，并输出比较结果至该输入端的一比较器；以及根据该输出端的电平进行操作，并根据温度将一定数量的放电电流调节到第一节点的地的一周期调节单元。
文档编号G11C11/407GK1622219SQ20041005581
公开日2005年6月1日 申请日期2004年8月4日 优先权日2003年11月25日
发明者李钟天 申请人:海力士半导体有限公司