专利名称：显示装置的制作方法
技术领域：
本发明涉及显示装置，特别是涉及具备移位寄存器电路的显示装置的相关技术。
背景技术：
现有已知有电阻负荷型的反相器电路(例如参考非专利文献1)。此外，现有已知有移位寄存器电路，其含有上述的电阻负荷型的反相器电路。另外，移位寄存器电路例如使用于用以驱动液晶显示装置或有机EL(electro luminescence；电场发光)显示装置的漏极线的电路。
图13含有现有的电阻负荷型的反相器电路的移位寄存器电路的电路图。参照图13，现有的移位寄存器电路100a由输入侧电路101a和输出侧电路102a所构成。此外，第2段的移位寄存器电路100b由输入侧电路101b和输出侧电路102b所构成。
构成第1段的移位寄存器电路100a的输入侧电路101a含有n沟道晶体管NT101和NT102、电容C101、以及电阻R101。以下，在现有技术的说明当中，n沟道晶体管NT101和NT102分别称为晶体管NT101和NT102。晶体管NT101的源极连接于节点ND101，并且在漏极输入有起动信号ST。在该晶体管NT101的栅极被供应有时钟信号CLK1。电容C101的一方电极连接于节点ND101，并且另一方电极连接于负侧电位VSS。此外，晶体管NT102的源极连接于负侧电位VSS，并且漏极连接于节点ND102。电阻R101的一方端子连接于节点ND102，并且另一方端子连接于正侧电位VDD。此外，通过晶体管NT102和电阻R101而构成反相器电路。
此外，构成第1段的移位寄存器电路100a的输出侧电路102a，含有n沟道晶体管NT103和电阻R102。以下，在现有技术的说明当中，n沟道晶体管NT103称为晶体管NT103。晶体管NT103的源极连接于负侧电位VSS，并且漏极连接于节点ND103。电阻R102的一方端子连接于节点ND103，并且另一方端子连接于正侧电位VDD。此外，通过晶体管NT103和电阻R102而构成反相器电路。
此外，第2段以后的移位寄存器电路也具有和上述的第1段的移位寄存器电路100a相同的电路构成。另外，后段的移位寄存器电路的输入侧电路，形成连接于前段的移位寄存器电路的输出节点的构成。此外，配置于奇数段的输入侧电路的晶体管NT101的栅极被供应有如上述的时钟信号CLK1，并且在配置于偶数段的输入侧电路的晶体管NT101的栅极被供应有时钟信号CLK2。
图14图13所示的现有的移位寄存器电路的时序图。其后，参照图13和图14而说明有关于现有的移位寄存器电路的动作。
首先，起动信号ST形成H电位。之后，时钟信号CLK1形成H电位。据此，在第1段的移位寄存器电路100a当中，晶体管NT101形成导通状态，并且由于节点ND101的电位上升至H电位，故晶体管NT102形成导通状态。因此，由于节点ND102的电位下降至L电位，故晶体管NT103形成不导通状态。其结果，由于节点ND103的电位上升至H电位，故自第1段的移位寄存器电路100a而输出H电位的输出信号SR1。另外，在时钟信号CLK1为H电位的期间，蓄积H电位的电位于电容C101。
其后，时钟信号CLK1形成L电位。据此，在第1段的移位寄存器电路100a当中，晶体管NT101形成不导通状态。此后，起动信号ST形成L电位。在此，即使晶体管NT101形成不导通状态，但由于节点ND101的电位也因蓄积于电容C101的H电位的电位而维持于H电位，故晶体管NT102维持于导通状态。因此，由于节点ND102的电位未上升至H电位，故在晶体管NT103的栅极持续受到供应L电位的信号。据此，由于晶体管NT103维持于不导通状态，故自第1段的移位寄存器电路100a而持续输出H电位的输出信号SR1。
其后，时钟信号CLK2形成H电位。据此，由于在第2段的移位寄存器电路100b输入有第1段的移位寄存器电路100a的H电位的输出信号SR1，故进行和上述第1段的移位寄存器电路100a相同的动作。因此，自第2段的移位寄存器电路100b而输出H电位的输出信号SR2。
此后，时钟信号CLK1再度形成H电位。据此，在第1段的移位寄存器电路100a当中，晶体管NT101形成导通状态。此时，节点ND101的电位因起动信号ST形成L电位而下降至L电位。据此，晶体管NT102即形成不导通状态。因此，由于节点ND102的电位上升至H电位，故晶体管NT103形成导通状态。其结果，由于节点ND103的电位自H电位而下降至L电位，故自第1段的移位寄存器电路100a而输出L电位的输出信号SR1。
根据如上述的动作，自各段的移位寄存器电路依次输出时序的移位的H电位的输出信号(SR1、SR2、SR3…)。然后，通过响应于该H电位的输出信号(SR1、SR2、SR3…)而进行导通的水平开关而将显示装置的漏极线和影像信号线予以连接，据而能依次供应特定的影像信号于漏极线。
〔非专利文献1〕岸野正刚著《半导体装置的基础》，欧姆公司出版，1985年4月25日、pp.184-187然而，图13所示的现有的移位寄存器电路，具有如下的瞬间形成相重迭的情况，该瞬间重迭自特定段的移位寄存器电路所输出的输出信号(例如SR3)自L电位而形成H电位的瞬间；以及自距离特定段前两段的移位寄存器电路所输出的输出信号(例如SR1)自H电位而形成L电位的瞬间相重迭。
该情况时，由于在对应于距离特定段的前两段的移位寄存器电路的水平开关自导通状态而形成不导通状态的瞬间，对应于特定段的移位寄存器电路的水平开关形成导通状态，故有在通过距离特定段前两段的水平开关而供应的信号上产生不适当的情况。因此，在通过响应于移位寄存器电路的H电位的输出信号而进行导通的水平开关而将显示装置的漏极线和影像信号线予以连接之际，则有将产生有噪声的影像信号供给于漏极线的不适当的情况。其结果，在将上述的现有的移位寄存器电路使用于用以驱动显示装置的漏极线的电路时，则具有因影像信号的噪声而导致显示装置的图像恶化的问题。
发明内容
本发明为解决如上述的问题而作出发明，本发明的目的之一，提供可抑制图像的恶化的显示装置。
为达成上述目的，本发明的第一方面的显示装置具有含第1电路的移位寄存器电路，该第1电路具有第1导电型的第1晶体管，其连接于第1电位侧，且响应于时钟信号而进行导通；第1导电型的第2晶体管，其连接于第2电位侧；第1导电型的第3晶体管，其连接于第1晶体管的栅极和第2电位之间；以及高电阻，其连接于第1晶体管的栅极和供应时钟信号的时钟信号线之间。
第一方面的显示装置如上述，通过将高电阻连接于第1晶体管的栅极和供应时钟信号的时钟信号线之间，而使第1晶体管形成导通状态时的响应速度形成迟延状态，故在第1晶体管形成导通状态时，能延迟自移位寄存器电路所输出的信号。因此，当特定段的移位寄存器电路的第1晶体管在导通状态下，且距离特定段前两段的移位寄存器电路的第1晶体管形成不导通状态时，则对应于特定段的移位寄存器电路的水平开关的响应速度形成迟延状态，并且对应于距离特定段前两段的移位寄存器电路的水平开关的响应速度形成加速状态。据此而能抑制如下的瞬间形成相重迭的状态，该瞬间特定段的水平开关自不导通状态而形成导通状态的瞬间；以及距离特定段前两段的水平开关自导通状态而形成不导通状态的瞬间。
因此，由于在距离特定段前两段的水平开关形成不导通状态之后，能将特定段的水平开关形成导通状态，因此在距离特定段前两段的水平开关自导通状态而形成不导通状态的瞬间，能抑制因特定段的水平开关的形成导通状态而在影像信号产生噪声的情况。其结果，即能抑制因影像信号的噪声的图像的恶化。此外，通过将高电阻连接于第1晶体管的栅极和供应时钟信号的时钟信号线之间，则在贯通电流流通于第2电位和时钟信号线之间时，由于能抑制第1晶体管的栅极电位过度下降的情况，故能抑制维持于不导通状态的第1晶体管其形成导通状态的误动作。因此，能抑制因第1晶体管的误动作而使移位寄存器电路的输出信号不稳定的情况。其结果，能抑制因移位寄存器电路的不稳定的输出信号所导致的图像的恶化。此外，通过形成第1晶体管、第2晶体管、以及第3晶体管于第1导电型，其相比于形成含有2种导电型的晶体管的移位寄存器电路的情况时，则能减少离子植入步骤的次数和离子植入光罩的数量。据此而能简化制造过程，并且能削减制造成本。
优选为，在上一方面的显示装置当中，高电阻设定成一种电阻值，以使如下的瞬间形成不相重迭的状态，该瞬间特定段的移位寄存器电路的第1晶体管自不导通状态而形成导通状态的瞬间；以及距离特定段前两段的移位寄存器电路的第1晶体管自导通状态而形成不导通状态的瞬间。
由此构成时，则在距离特定段前两段的水平开关形成不导通状态之后，能轻易地将特定段的水平开关形成导通状态。
优选为，在上一方面的显示装置当中，第1电路进而含有第4晶体管，其连接于第1晶体管的栅极和时钟信号线之间，而其导通电阻比第3晶体管低，并且连接二极管。由此构成时，由于通过连接二极管的第4晶体管，而能防止电流逆流于时钟信号线和第1晶体管的栅极之间的情况，故能确实地将第1晶体管的栅极-源极间电压维持于临界值电压以上。据此而能确实地将第1晶体管维持于导通状态。此外，通过使第4晶体管的导通电阻低于第3晶体管的导通电阻，则能在第1晶体管的栅极侧进行因对应时钟信号的电压的充电时，抑制充电速度形成迟延的情况。
优选为，在上一方面的显示装置当中，第1电路进而含有第4晶体管，其连接于第1晶体管的栅极和时钟信号线之间，并响应于和第3晶体管的导通状态的期间不相重迭的导通状态的期间所取得的信号而进行导通。由此构成时，则由于第3晶体管和第4晶体管并非同时形成导通状态，故能防止通过第3晶体管和第4晶体管而使贯通电流流通于第2电位和时钟信号线之间的情况。其结果，能获得如下的显示装置，其能抑制因影像信号的噪声的图像的恶化，并可抑制消耗功率增加的情况。
优选为，在上一方面的显示装置当中，在第1晶体管的栅极和源极之间连接有电容。由此构成时，能轻易地维持连接有电容的第1晶体管的栅极-源极间电压，且伴随着第1晶体管的源极电位的上升或下降，而能使第1晶体管的栅极电位上升或下降。据此而能轻易地将第1晶体管常时维持于导通状态。其结果，能将第1电路的输出信号(第1晶体管的源极电位)上升或下降而至形成第1电位为止。
优选为，在上一方面的显示装置当中，第3晶体管具有在第2晶体管为导通状态时，使第1晶体管形成不导通状态的功能。由此构成时，由于第1晶体管和第2晶体管并非同时形成导通状态，故能防止通过第1晶体管和第2晶体管而使贯通电流流通于第1电位和第2电位之间的情况。
优选为，在上一方面的显示装置当中，至少第1晶体管、第2晶体管、以及第3晶体管为p型的场效型晶体管。由此构成时，由于p型的场效型晶体管和n型的场效型晶体管相异，而无须形成LDD(Lightly Doped Drain低掺杂浓度的漏极)构造，故能更简化制造制造过程。
优选为，在上一方面的显示装置当中，至少第3晶体管具有互相作电性连接的2个栅极电极。由此构成时，由于施加于第3晶体管的电压通过2个栅极电极，而分配于对应于各栅极电极的源极-漏极之间，故即使施加于第3晶体管的偏压电压比第1电位和第2电位的电位差更大时，则在对应于第3晶体管的各栅极电极的源极-漏极之间，也施加比第1电位和第2电位的电位差更小的电压。据此，由于能抑制因施加比第1电位和第2电位的电位差更大的偏压电压于第3晶体管，而导致第3晶体管的特性恶化的情况，故能抑制含有移位寄存器电路的显示装置的扫描特性下降的情况。
优选为，在上一方面的显示装置当中，第1电路配置于移位寄存器电路的输出侧，且在移位寄存器电路的输入侧，含有第1晶体管、第2晶体管、以及第3晶体管，并且配置有不含高电阻的第2电路。由此构成时，则在多连接有含有配置于输出侧的第1电路和配置于输入侧的第2电路的移位寄存器电路的显示装置当中，能轻易地抑制因影像信号的噪声的图像的恶化情况。
图1表示本发明的第1实施方式的液晶显示装置的平面图。
图2为构成图1所示的第1实施方式的液晶显示装置的H驱动器的移位寄存器电路的电路图。
图3为用以说明具有2个栅极电极的p沟道晶体管的构造的模式图。
图4为图2所示的第1实施方式的液晶显示装置的H驱动器的移位寄存器电路的时序图。
图5表示本发明的第2实施方式的液晶显示装置的平面图。
图6为构成图5所示的第2实施方式的液晶显示装置的H驱动器的移位寄存器电路的电路图。
图7为用以说明具有2个栅极电极的n沟道晶体管的构造的模式图。
图8为图6所示的第2实施方式的液晶显示装置的H驱动器的移位寄存器电路的时序图。
图9为表示本发明的第3实施方式的有机EL显示装置的平面图。
图10表示本发明的第4实施方式的有机EL显示装置的平面图。
图11为构成本发明的第5实施方式的液晶显示装置的H驱动器的移位寄存器电路的输出侧电路的电路图。
图12为构成本发明的第6实施方式的液晶显示装置的H驱动器的移位寄存器电路的输出侧电路的电路图。
图13为含有现有的电阻负荷型的反相器电路的移位寄存器电路的电路图。
图14为图13所示的现有的移位寄存器电路的时序图。
符号说明2a p沟道晶体管；2b像素电极；2e辅助电容；3水平开关；4H驱动器；4a1、4a2、4a3、14a1、14a2、14a3移位寄存器电路；4b1、4b2、4b3、14b1、14b2、14b3输入侧电路(第2电路)；4c1、4c2、4c3、14c1、14c2、14c3、24c1、34c1输出侧电路(第1电路)；5V驱动器；50基板；C1、C101电容；HCLK、HCLK1、HCLK2时钟信号；HST起动信号；HVDD正侧电位；HVSS负侧电位；ND1至ND4、ND101至ND103节点；NT21、NT22、NT23、NT24、NT25晶体管；PT1、PT2、PT3、PT4 p沟道晶体管；R1高电阻；SR1、SR2、SR3输出信号；Video视频信号。
具体实施例方式
以下，根据附图而说明本发明的实施方式。
(第1实施方式)图1表示本发明的第1实施方式的液晶显示装置的平面图。图2构成图1所示的第1实施方式的液晶显示装置的H驱动器的移位寄存器电路的电路图。图3用以说明具有2个栅极电极的p沟道晶体管的构造的模式图。
首先参照图1，该第1实施方式设置有显示部1于基板50上。另外，图1的显示部1表示1个像素的构成。在该显示部1矩阵状地配置有像素2。各个像素2由如下所构成p沟道晶体管2a；像素电极2b；对向电极2c，其共同于对向配置于像素电极2b的各像素2；液晶2d，其挟持于像素电极2b和对向电极2c之间；以及辅助电容2e。
此外，p沟道晶体管2a的源极连接于漏极线，并且漏极连接于像素电极2b和辅助电容2e。该p沟道晶体管2a的栅极连接于栅极线。
此外，以沿着显示部1的一边的方式，设置有用以驱动(扫描)显示部1的漏极线的水平开关(HSW)3和H驱动器4于基板50上。此外，以沿着显示部1的另一边的方式，设置有用以驱动(扫描)显示部1的栅极线的V驱动器5于基板50上。另外，水平开关3虽在图1中仅图示出2个开关，但，其对应于像素数的数量配置。此外，有关于H驱动器4和V驱动器5，虽在图1中仅图示出2个构成这些组件的移位寄存器，但，也对应于像素数的数量配置。此外，在基板50的外部设置有驱动IC6。该驱动IC6具有信号产生电路6a和电源电路6b。自驱动IC6而供应视频信号Video、起动信号HST、时钟信号HCLK、正侧电位HVDD、以及负侧电位HVSS至H驱动器4。此外，自驱动IC6而供应起动信号VST、时钟信号VCLK、致能信号ENB、正侧电位VVDD、以及负侧电位VVSS至V驱动器5。另外，正侧电位HVDD为本发明的“第2电位”的一例，而负侧电位HVSS为本发明的“第1电位”的一例。
此外，参照图2，在H驱动器4的内部设置有多段的移位寄存器电路4a1、4a2、以及4a3。另外，图2虽为了简化附图，而仅图示出3段的移位寄存器电路4a1、4a2、以及4a3，但，实际上对应于像素的数量的段数设置。此外，第1段的移位寄存器电路4a1由输入侧电路4b1和输出侧电路4c1所构成。另外，输入侧电路4b1为本发明的“第2电路”的一例，而输出侧电路4c1为本发明的“第1电路”的一例。
第1段的移位寄存器电路4a1的输入侧电路4b1含有p沟道晶体管PT1、PT2、以及PT3；p沟道晶体管PT4，其连接二极管；以及电容C1，其通过连接p沟道晶体管的源极-漏极间而形成。
此外，第1段的移位寄存器电路4a1的输出侧电路4c1和输入侧电路4b1相同地，含有p沟道晶体管PT1、PT2、PT3、PT4、以及电容C1。另外，p沟道晶体管PT1、PT2、PT3、以及PT4分别为本发明的“第1晶体管”、“第2晶体管”、“第3晶体管”、以及“第4晶体管”的一例。
在此，第1实施方式中，输出侧电路4c1和输入侧电路4b1相异，且进而含有高电阻R1，其具有大约100kΩ的电阻值。
此外，第1实施方式中，设置于输入侧电路4b1和输出侧电路4c1的p沟道晶体管PT1至PT4、以及构成电容C1的p沟道晶体管，其全部由p型的MOS晶体管(场效型晶体管)所组成的TFT(薄膜晶体管)所构成。以下，p沟道晶体管PT1至PT4分别称为晶体管PT1至PT4。
此外，第1实施方式中，晶体管PT3和PT4如图3所示，分别具有互相作电性连接的2个的栅极电极91和92而形成。具体而言，一方的栅极电极91和另一方的栅极电极92，分别通过栅极绝缘膜90而形成于一方的沟道区域91c和另一方的沟道区域92c上。此外，一方的沟道区域91c以挟在一方的源极区域91a和一方的漏极区域91b之间而形成，而另一方的沟道区域92c以挟在另一方的源极区域92a和另一方的漏极区域92b之间而形成。此外，漏极区域91b和源极区域92a由共同的杂质区域所构成。
继而如图2所示，在输入侧电路4b1当中，晶体管PT1的源极连接于节点ND2，并且漏极连接于负侧电位HVSS。该晶体管PT1的栅极连接于节点ND1，并且在晶体管PT1的栅极供应有时钟信号HCLK1。晶体管PT2的源极连接于正侧电位HVDD，并且漏极连接于节点ND2。在该晶体管PT2的栅极供应有起动信号HST。
在此，第1实施方式中，晶体管PT3连接于晶体管PT1的栅极和正侧电位HVDD之间。在该晶体管PT3的栅极供应有起动信号HST。此外，晶体管PT3设置成在晶体管PT2为导通状态时，用以将晶体管PT1形成不导通状态。据此而抑制晶体管PT2和晶体管PT1同时形成导通状态的情况。
此外，第1实施方式中，电容C1连接于晶体管PT1的栅极和源极之间。此外，二极管连接的晶体管PT4连接于晶体管PT1的栅极和时钟信号线(HCLK1)之间。通过该二极管连接的晶体管PT4，而抑制时钟信号HCLK1的H电位的脉冲电压自时钟信号线(HCLK1)而逆流至电容C1的情况。此外，晶体管PT4的导通电阻设定成比晶体管PT3的导通电阻更低的状态。
此外，输出侧电路4c1的电路构成除了含有高电阻R1的外，其基本上和输入侧电路4b1的电路构成相同。但，输出侧电路4c1其晶体管PT1的源极和晶体管PT2的漏极分别连接于节点ND4。此外，晶体管PT1的栅极连接于节点ND3，并且在晶体管PT1的栅极供应有时钟信号HCLK1。此外，晶体管PT2和PT3的栅极连接于输入侧电路4b1的节点ND2。
在此，第1实施方式中，在输出侧电路4c1当中，高电阻R1连接于晶体管PT4和时钟信号线(HCLK1)之间。该高电阻R1设置成用以延迟晶体管PT1形成导通状态时的响应速度。据此，而延迟晶体管PT1为导通状态时自输出侧电路4c1所输出的信号，并且加快晶体管PT1为不导通状态时自输出侧电路4c1所输出的信号。
此外，自节点ND4(输出节点)而输出第1段的移位寄存器电路4a1的输出信号SR1。该输出信号SR1供应于水平开关3。水平开关3含有多个的晶体管PT20、PT21、以及PT22。另外，图2虽为了简化附图而仅图示出3个晶体管PT20、PT21、以及PT22，但，实际上设置对应于像素数的数量。此外，晶体管PT20、PT21、以及PT22的栅极，分别连接于第1段至第3段的移位寄存器电路4a1至4a3的输出SR1、SR2、以及SR3。此外，晶体管PT20、PT21、以及PT22的漏极，分别连接于各段的漏极线。此外，晶体管PT20、PT21、以及PT22的源极，分别连接于1条的视频信号线(Video)。
此外，第1段的移位寄存器电路4a1的节点ND4(输出节点)连接着第2段的移位寄存器电路4a2。第2段的移位寄存器电路4a2由输入侧电路4b2和输出侧电路4c2所构成。该第2段的移位寄存器电路4a2的输入侧电路4b2和输出侧电路4c2的电路构成，分别和上述的第1段的移位寄存器电路4a1的输入侧电路4b1和输出侧电路4c1的电路构成相同。此外，自第2段的移位寄存器电路4a2的输出节点而输出输出信号SR2。
此外，第2段的移位寄存器电路4a2的输出节点连接着第3段的移位寄存器电路4a3。第3段的移位寄存器电路4a3由输入侧电路4b3和输出侧电路4c3所构成。该第3段的移位寄存器电路4a3的输入侧电路4b3和输出侧电路4c3的电路构成，分别和上述的第1段的移位寄存器电路4a1的输入侧电路4b1和输出侧电路4c1的电路构成相同。此外，自第3段的移位寄存器电路4a3的输出节点而输出输出信号SR3。此外，移位寄存器电路4a1至4a3的输出SR1至SR3，输入至对应于视频信号线的数量(例如，输入有红(R)、绿(G)、以及蓝(B)的3种视频信号Video时形成3条)而设置的水平开关3的源极。
此外，第3段的移位寄存器电路4a3的输出节点连接着第4段的移位寄存器电路(未图示出)。第4段以后的移位寄存器电路的电路构成和上述的第1段的移位寄存器电路4a1的电路构成相同。此外，后段的移位寄存器电路形成连接于前段的移位寄存器电路的输出节点的构成。
另外，在上述的第2段的移位寄存器电路4a2连接着时钟信号线(HCLK2)。此外，在上述的第3段的移位寄存器电路4a3和第1段的移位寄存器电路4a1相同地连接着时钟信号线(HCLK1)。如此，在多段的移位寄存器电路交互地连接着时钟信号线(HCLK1)和时钟信号线(HCLK2)。
图4为图2所示的第1实施方式的液晶显示装置的H驱动器的移位寄存器电路的时序图。另外，在图4中，SR1、SR2、SR3、以及SR4分别表示来自第1段、第2段、第3段、以及第4段的移位寄存器电路的输出信号。其后，参照图2和图4而说明有关于第1实施方式的液晶显示装置的H驱动器的移位寄存器电路的动作。
首先，在初期状态，H电位(HVDD)的起动信号HST，输入至第1段的移位寄存器电路4a1的输入侧电路4b1。据此，由于输入侧电路4b1的晶体管PT2和PT3形成不导通状态，并且晶体管PT1形成导通状态，故节点ND2的电位形成L电位。因此，在输出侧电路4c1当中，晶体管PT2和PT3形成导通状态。据此，由于节点ND3的电位形成H电位，故晶体管PT1形成不导通状态。如此，在输出侧电路4c1当中，由于晶体管PT2形成导通状态，并且晶体管PT1形成不导通状态，故节点ND4的电位形成H电位。据此，在初期状态自第1段的移位寄存器电路4a1而输出H电位的输出信号SR1。
在自第1段的移位寄存器电路4a1而输出H电位的输出信号SR1的状态下，当输入有L电位(HVSS)的起动信号HST时，则在输入侧电路4b1当中，晶体管PT2和PT3形成导通状态。据此，由于节点ND1和ND2的电位均形成H电位，故晶体管PT1形成不导通状态。因此，由于节点ND2的电位形成H电位，故在输出侧电路4c1当中，晶体管PT2和PT3形成不导通状态。此时，由于节点ND3的电位维持于H电位的状态，故晶体管PT1保持不导通的状态。因此，由于节点ND4的电位保持H电位的状态，故自第1段的移位寄存器电路4a1而输出H电位的输出信号SR1。
其后，在输入侧电路4b1当中，通过晶体管PT4而输入L电位(HVSS)的时钟信号HCLK1。此时，由于晶体管PT3形成导通状态，故节点ND1的电位保持在H电位的状态。据此，p沟道晶体管PT1保持不导通的状态。
另一方面，在输出侧电路4c1当中，也通过高电阻R1和晶体管PT4而输入L电位(HVSS)的时钟信号HCLK1。此时，由于晶体管PT3形成不导通状态，故通过使节点ND3的电位形成L电位，而令p沟道晶体管PT1形成导通状态。另外，在时钟信号HCLK1为L电位的期间，电容C1进行对应于L电位的时钟信号HCLK1的电压的充电。
此时，第1实施方式在输出侧电路4c1当中，通过高电阻R1而延迟晶体管PT1形成导通状态时的响应速度。
此时，在输出侧电路4c1当中，由于晶体管PT2形成不导通状态，故通过导通状态的晶体管PT1而使节点ND4的电位下降至HVSS侧。该情况时，节点ND3的电位(晶体管PT1的栅极电位)通过电容C1而维持晶体管PT1的栅极-源极间电压，且伴随着节点ND4的电位(晶体管PT1的源极电位)的下降而下降。此外，由于晶体管PT3不导通状态，并且连接二极管的晶体管PT4其来自时钟信号线(HCLK1)的H电位的信号并不逆流至节点ND3侧，故维持电容C1的保持电压(晶体管PT1的栅极-源极间电压)。据此，由于在节点ND4的电位下降时，而晶体管PT1常时维持于导通状态，故节点ND4的电位下降至HVSS。其结果，自第1段的移位寄存器电路4a1而输出L电位的输出信号SR1。
此时，第1实施方式在输出侧电路4c1当中，通过延迟晶体管PT1形成导通状态时的响应速度，而延迟自第1段的移位寄存器电路4a1(输出侧电路4c1)所输出的输出信号SR1。
此外，在输出侧电路4c1当中，节点ND4的电位下降至HVSS时的节点ND3的电位，形成比HVSS低的状态。因此，施加于连接于正侧电位HVDD的晶体管PT3的偏压电压，比HVDD和HVSS的电位差更大。此外，在时钟信号HCLK1形成H电位(HVDD)时，则施加于连接于时钟信号线(HCLK1)的晶体管PT4的偏压电压，也比HVDD和HVSS的电位差更大。
其后，在输入侧电路4b1当中，当输入H电位(HVDD)的起动信号HST时，则晶体管PT2和PT3即形成不导通状态。此时，节点ND1和ND2在维持于H电位的状态下，而形成浮动状态。因此，由于不致于影响其它的部份，故自第1段的移位寄存器电路4a1维持L电位的输出信号SR1。
其后，在输入侧电路4b1当中，再度通过晶体管PT4而输入有L电位(HVSS)的时钟信号HCLK1。据此，由于晶体管PT1形成导通状态，故节点ND2的电位下降至HVSS侧。此时，通过晶体管PT4和电容C1的功能，由于在节点ND2的电位下降时，晶体管PT1常时维持于导通状态，故节点ND2的电位下降至HVSS。因此，输出侧电路4c1的晶体管PT2和PT3形成导通状态。
此时，第1实施方式在输出侧电路4c1当中，由于通过晶体管PT3而使晶体管PT1形成不导通状态，故能抑制晶体管PT1和晶体管PT2同时形成导通状态。据此而防止通过晶体管PT1和PT2而使贯通电流流通于HVDD和HVSS之间的情况。此外，晶体管PT1形成不导通状态时的响应速度，比晶体管PT1形成导通状态时的响应速度更快。
继而在输出侧电路4c1当中，通过使晶体管PT2形成导通状态，并且使晶体管PT1形成不导通的状态，而节点ND4的电位自HVSS而上升至HVDD，并形成H电位。因此，自第1段的移位寄存器电路4a1而输出H电位的输出信号SR1。此时，若输入L电位的时钟信号HCLK1时，则通过晶体管PT4和PT3与高电阻R1而使贯通电流流通于时钟信号线(HCLK1)和HVDD之间。
此时，第1实施方式中，自第1段的移位寄存器电路4a1(输出侧电路4c1)所输出的H电位的输出信号SR1，比输出L电位的输出信号SR1时更迅速。
如上述，第1实施方式的第1段的移位寄存器电路4a1，在输入L电位的起动信号HST至输入侧电路4b1时，当输入L电位的时钟信号HCLK1时，则自输出侧电路4c1而输出L电位的输出信号SR1。继而，在自输出侧电路4c1而输出L电位的输出信号SR1的状态下，当再度输入L电位的时钟信号HCLK1时，则来自输出侧电路4c1的输出信号SR1即形成H电位。
另外，第1段的移位寄存器电路4a1的输出信号SR1输入至第2段的移位寄存器电路4a2的输入侧电路4b2。第2段的移位寄存器电路4a2在输入第1段的移位寄存器电路4a1的L电位的输出信号SR1于输入侧电路4b2时，当输入L电位的时钟信号HCLK2时，则自输出侧电路4c2而输出L电位的输出信号SR2。此外，第3段的移位寄存器电路4a3在输入第2段的移位寄存器电路4a2的L电位的输出信号SR2于输入侧电路4b3时，当输入L电位的时钟信号HCLK1时，则自输出侧电路4c3而输出L电位的输出信号SR3。如此，来自前段的移位寄存器电路的输出信号输入至次段的移位寄存器电路，并且形成L电位的时序的互相偏离的时钟信号HCLK1和HCLK2，交互地输入至各段的移位寄存器电路。据此，而使自各段的移位寄存器电路所输出L电位的输出信号的时序产生移位。
通过输入时序移位的L电位的输出信号至水平开关3的晶体管PT20、PT21、以及PT22的栅极，而使晶体管PT20、PT21、以及PT22依次形成导通状态。据此，由于自视频信号线(Video)而供应视频信号Video至各段的漏极线，故各段的漏极线即依次驱动(扫描)。继而，当结束连接于1条的栅极线的全部段的漏极线的扫描时，则选择下一栅极线。继而再度依次扫描各段的漏极线之后，选择下一栅极线。通过重复该动作直至连接于最后的栅极线的各段的漏极线的扫描结束为止，而结束一个画面的扫描。
第1实施方式如上述，由于通过将高电阻R1连接于输出侧电路(4c1、4c2、以及4c3)的晶体管PT4和时钟信号线(HCLK)之间，而延迟晶体管PT1形成导通状态时的响应速度，故能延迟晶体管PT1为导通状态时，自移位寄存器电路(4a1、4a2、以及4a3)所输出的输出信号(SR1、SR2、以及SR3)。在此，该第1实施方式通过将高电阻R1的电阻值设定成大约100kΩ，而能使晶体管PT1为导通状态时的输出信号和晶体管PT1为不导通状态时的输出信号的时序偏离量(图4中的A)形成大约20nsec以上。此时，在第3段的移位寄存器电路4a3的晶体管PT1导通的状态(SR3为L电位)下，当第1段的移位寄存器电路4a1的晶体管PT1形成不导通状态(SR1为H电位)时，则延迟对应于第3段的移位寄存器电路4a3的晶体管PT22的响应速度，并且加速对应于第1段的移位寄存器电路4a1的晶体管PT20的响应速度。据此，即能抑制如下的瞬间形成相重迭的状态，该瞬间第3段的晶体管PT22自不导通状态而形成导通状态的瞬间；以及第1段的晶体管PT20自导通状态而形成不导通状态的瞬间。
因此，由于在第1段的晶体管PT20形成不导通状态之后，能将第3段的晶体管PT22形成导通状态，故能抑制在第1段的晶体管PT20自导通状态而形成不导通状态的瞬间，因第3段的晶体管PT22形成导通状态，而产生噪声于视频信号Video的情况。其结果，能抑制因视频信号Video的噪声的图像的恶化。
此外，通过将高电阻R1连接于输出侧电路(4c1、4c2、以及4c3)的晶体管PT4和时钟信号线(HCLK)之间，即能抑制因在贯通电流流通于HVDD和时钟信号线(HCLK)间之际，其节点ND3的电位过低，而导致维持于不导通状态的晶体管PT1会形成导通状态的误动作。因此，能抑制因晶体管PT1产生误动作而导致移位寄存器电路(4a1、4a2、以及4a3)的输出信号(SR1、SR2、以及SR3)会形成不稳定的状态。其结果，也能抑制因移位寄存器电路的不稳定的输出信号引起的图像的恶化。
此外，第1实施方式通过将晶体管PT4的导通电阻形成比晶体管PT3的导通电阻更低，而能抑制在电容C1进行对应于L电位的时钟信号HCLK的电压的充电时，其充电速度延迟的情况。
此外，第1实施方式通过全部由p型MOS晶体管(场效晶体管)所组成的TFT(薄膜晶体管)而构成晶体管，其构成晶体管PT1至PT4和电容C1；而相比于形成含有2种类的导电型晶体管的移位寄存器电路的情况时，则能减少离子植入步骤的次数、以及离子植入光罩的数量。据此，能简化制造过程，并且能削减制造成本。此外，p型的场效型晶体管和n型的场效型晶体管相异，且由于无须形成LDD(Lightly DopedDrain)构造，故能更简化制造制造过程。
此外，第1实施方式，通过具有互相地作电性连接的2个的栅极电极91和92而构成晶体管PT3，该晶体管PT3连接于晶体管PT1的栅极和正侧电位HVDD之间；而使施加于晶体管PT3的电压，大致各一半程度(电压的分配比率因晶体管尺寸等而变动)而分配于对应于一方的栅极电极91的源极-漏极间、以及对应于另一方的栅极电极92的源极-漏极间。因此，当施加于晶体管PT3的偏压电压比HVSS和HVDD的电位差更大时，也在对应于晶体管PT3的一方的栅极电极91的源极-漏极间、以及对应于另一方的栅极电极92的源极-漏极间，分别施加比HVSS和HVDD的电位差更小的电压。据此，由于能抑制因施加比HVSS和HVDD的电位差更大的偏压电压于晶体管PT3而导致晶体管PT3的特性的恶化，故能抑制含有具有移位寄存器电路4a1、4a2、以及4a3的H驱动器4的液晶显示装置的扫描特性的下降。
此外，第1实施方式由于在连接于晶体管PT1的栅极和时钟信号线(HCLK)之间的晶体管PT4当中，也形成具有互相作电性连接的2个的栅极电极91和92的构成，故和上述的晶体管PT3相同地，在施加于晶体管PT4的偏压电压比HVSS和HVDD的电位差更大时，也能抑制晶体管PT4的特性的恶化。其结果，也能抑制因晶体管PT4的特性的恶化而导致含有具有移位寄存器电路4a1、4a2、以及4a3的H驱动器4的液晶显示装置的扫描特性下降的情况。
(第2实施方式)图5表示本发明的第2实施方式的液晶显示装置的平面图。图6构成图5所示的第2实施方式的液晶显示装置的H驱动器的移位寄存器电路的电路图。图7用以说明具有2个栅极电极的n沟道晶体管的构造的模式图。该第2实施方式说明有关于由n沟道晶体管而构成用以驱动(扫描)漏极线的H驱动器的例子。
首先参照图5，该第2实施方式的液晶显示装置设置有显示部11于基板60上。另外，图5的显示部11表示1个像素的构成。此外，矩阵状地配置于显示部11的各像素12由如下所构成n沟道晶体管12a；像素电极12b；对向电极12c，其共同于对向配置于像素电极12b的各像素12；液晶12d，其挟持于像素电极12b和对向电极12c之间；以及辅助电容12e。
此外，n沟道晶体管12a的源极连接于像素电极12b和辅助电容12e，并且漏极连接于漏极线。该n沟道晶体管12a的栅极连接于栅极线。此外，以沿着显示部11的一边的方式，而设置有用以驱动(扫描)显示部11的漏极线的水平开关(HSW)13和H驱动器14于基板60上。此外，以沿着显示部11的另一边的方式，而设置有用以驱动(扫描)显示部11的栅极线的V驱动器15于基板60上。另外，水平开关13虽在图5中仅图示出2个开关，但，其配置有对应于像素数的数量。此外，有关于H驱动器14和V驱动器15，虽在图5中仅图示出2个构成这些组件的移位寄存器，但，也配置有因对应像素数的数量。
此外，如图6所示，在H驱动器14的内部设置有多段的移位寄存器电路14a1、14a2、以及14a3。另外，图6虽为了简化附图，而仅图示出3段的移位寄存器电路14a1、14a2、以及14a3，但，实际上设置有对应于像素的数量的段数。此外，第1段的移位寄存器电路14a1由输入侧电路14b1和输出侧电路14c1所构成。另外，输入侧电路14b1为本发明的“第2电路”的一例，而输出侧电路14c1为本发明的“第1电路”的一例。
第1段的移位寄存器电路14a1的输入侧电路14b1含有n沟道晶体管NT1、NT2、以及NT3；n沟道晶体管NT4，其进行二极管连接；以及电容C1，其通过连接n沟道晶体管的源极-漏极间而形成。
此外，第1段的移位寄存器电路14a1的输出侧电路14c1和输入侧电路14b1相同地，含有n沟道晶体管NT1、NT2、NT3、NT4、以及电容C1。另外，n沟道晶体管NT1、NT2、NT3、以及NT4分别为本发明的“第1晶体管”、“第2晶体管”、“第3晶体管”、以及“第4晶体管”的一例。
在此，第2实施方式中，输出侧电路14c1和输入侧电路14b1相异，且进而含有高电阻R1，其具有大约100kΩ的电阻值。
此外，第2实施方式中，设置于输入侧电路14b1和输出侧电路14c1的n沟道晶体管NT1至NT4、以及构成电容C1的n沟道晶体管，全部由n型的MOS晶体管(场效型晶体管)所组成的TFT(薄膜晶体管)所构成。以下，n沟道晶体管NT1至NT4分别称为晶体管NT1至NT4。
此外，第2实施方式中，晶体管NT3和NT4如图7所示，分别具有互相作电性地连接的2个的栅极电极96和97而形成。具体而言，一方的栅极电极96和另一方的栅极电极97，分别通过栅极绝缘膜95而形成于一方的沟道区域96c和另一方的沟道区域97c上。此外，一方的沟道区域96c以挟在具有一方的低浓度杂质区域和高浓度杂质区域的LDD(Lightly Doped Drain)构造的源极区域96a和一方的LDD构造的漏极区域96b之间而形成，而另一方的沟道区域97c以挟在另一方的LDD构造的源极区域97a和另一方的LDD构造的漏极区域97b之间而形成。此外，漏极区域96b和源极区域97a具有共同的高浓度杂质区域。
继而如图6所示，第2实施方式的晶体管NT1至NT4、电容C1、以及高电阻R1，分别连接于对应于图2所示的第1实施方式的晶体管PT1至PT4、电容C1、以及高电阻R1的位置。即，该第2实施方式中，高电阻R1连接于输出侧电路14c1的晶体管NT4和时钟信号线(HCLK1)之间。但，晶体管NT2和NT3的源极分别连接于负侧电位HVSS，并且晶体管NT1的漏极连接于正侧电位HVDD。另外，负侧电位HVSS为本发明的“第2电位”的一例，而正侧电位HVDD为本发明的“第1电位”的一例。
该第2实施方式的移位寄存器电路14a1的这些组件以外的部份的构成，和上述的第1实施方式的移位寄存器电路4a1(参照图2)相同。
此外，第2段的移位寄存器电路14a2由输入侧电路14b2和输出侧电路14c2所构成。第3段的移位寄存器电路14a3由输入侧电路14b3和输出侧电路14c3所构成。此外，第2段的移位寄存器电路14a2和第3段的移位寄存器电路14a3的电路构成，和上述的第1段的移位寄存器电路14a1的电路构成相同。
此外，水平开关13含有多个的晶体管NT30、NT31、以及NT32。另外，图6虽为了简化附图而仅图示出3个晶体管NT30、NT31、以及NT32，但，实际上对应于像素数的数量设置。此外，晶体管NT30、NT31、以及NT32的栅极，分别连接于第1段至第3段的移位寄存器电路14a1至14a3的输出SR1、SR2、以及SR3。此外，晶体管NT30、NT31、以及NT32的源极，分别连接于各段的漏极线。此外，晶体管NT30、NT31、以及NT32的漏极，分别连接于1条的视频信号线(Video)。另外，视频信号线的数量例如输入有红(R)、绿(G)、以及蓝(B)的3种视频信号Video时则形成3条。
图8为图6所示的第2实施方式的液晶显示装置的H驱动器的移位寄存器电路的时序图。参照图8，该第2实施方式的移位寄存器电路，将图4所示的第1实施方式的移位寄存器电路的时序图的时钟信号HCLK1和HCLK2、以及使起动信号HST的H电位和L电位反相的波形的信号，分别作为时钟信号HCLK1和HCLK2、以及起动信号HST而输入。据此，自第2实施方式的移位寄存器电路而输出具有波形的信号，该波形将来自图4所示的第1实施方式的移位寄存器电路的输出信号SR1至SR4的H电位和L电位施以反相。继而，该第2实施方式通过具有和上述的第1实施方式相同的电阻值(大约100kΩ)的高电阻R1，而使晶体管NT1为导通状态时的输出信号和晶体管NT1为不导通状态时的输出信号的时序偏离量(图8中的A)形成大约20nsec以上。据此，能抑制如下的瞬间形成相重迭的状态，该瞬间第3段的晶体管NT32自不导通状态而形成导通状态的瞬间；以及第1段的晶体管PT30自导通状态而形成不导通状态的瞬间。
该第2实施方式的移位寄存器电路的除此以外的动作，和上述的第1实施方式的移位寄存器电路相同。
第2实施方式如上述，通过连接高电阻R1于输出侧电路(14c1、14c2、以及14c3)的晶体管NT4和时钟信号线(HCLK)之间，而能获得和上述的第1实施方式相同的功效，其能抑制液晶显示装置的图像的恶化等。
(第3实施方式)图9表示本发明的第3实施方式的有机EL显示装置的平面图。参照图9，该第3实施方式说明有关于将本发明使用于有机EL显示装置的例子。
第3实施方式的有机EL显示装置如图9所示，设置有显示部21于基板70上。另外，图9的显示部21表示1个像素的构成。此外，矩阵状地配置于显示部21的各像素22由如下所构成2个的p沟道晶体管22a和22b(以下称为晶体管22a和22b)；辅助电容22c；阳极22d；阴极22e；以及有机EL组件22f，其挟持于阳极22d和阴极22e之间。
晶体管22a的栅极连接于栅极线。此外，晶体管22a的源极连接于漏极线。此外，在晶体管22a的漏极连接着辅助电容22c和晶体管22b的栅极。此外，晶体管22b的漏极连接于阳极22d。此外，H驱动器4内部的电路构成和使用图2所示的p沟道晶体管的移位寄存器电路的H驱动器4的构成相同。第3实施方式的有机EL显示装置的除此以外的部份的构成，和图1所示的第1实施方式的液晶显示装置相同。
在第3实施方式当中，也和上述的第1实施方式相同，通过连接高电阻R1于输出侧电路(4c1、4c2、以及4c3)的晶体管PT4和时钟信号线(HCLK)之间，而能获得和上述的第1实施方式相同的功效，其能在有机EL显示装置当中，抑制图像的恶化等。
(第4实施方式)图10表示本发明的第4实施方式的有机EL显示装置的平面图。参照图10，该第4实施方式说明有关于将本发明使用于有机EL显示装置的例。
该第4实施方式的有机EL显示装置如图10所示，设置有显示部31于基板80上。另外，图10的显示部31表示1个像素的构成。此外，矩阵状地配置于显示部31的各像素32由如下所构成2个的n沟道晶体管32a和32b(以下称为晶体管32a和32b)；辅助电容32c；阳极32d；阴极32e；以及有机EL组件32f，其挟持于阳极32d和阴极32e之间。
晶体管32a的栅极连接于栅极线。此外，晶体管32a的漏极连接于漏极线。此外，在晶体管32a的源极连接着辅助电容32c和晶体管32b的栅极。此外，晶体管32b的源极连接于阳极32d。此外，H驱动器14内部的电路构成和使用图6所示的n沟道晶体管的移位寄存器电路的H驱动器14的构成相同。第4实施方式的有机EL显示装置的除此以外的部份的构成，和图5所示的第2实施方式的液晶显示装置相同。
在第4实施方式当中，也和上述的第2实施方式相同，通过连接高电阻R1于输出侧电路(14c1、14c2、以及14c3)的晶体管NT4和时钟信号线(HCLK)之间，而能获得和上述的第2实施方式相同的功效，其能在有机EL显示装置当中，抑制图像的恶化等。
(第5实施方式)图11表示构成本发明的第5实施方式的液晶显示装置的H驱动器的移位寄存器电路的输出侧电路的电路图。参照图11，该第5实施方式说明有关于移位寄存器电路，其能抑制因影像信号的噪声而导致的图像恶化，而且也可抑制贯通电流。
即，构成该第5实施方式的液晶显示装置的H驱动器的移位寄存器电路的输出侧电路24c1如图11所示，含有晶体管PT21、PT22、PT23、PT24；晶体管PT25，其进行二极管连接；以及电容C21，其通过连接晶体管的源极-漏极间而形成。
另外，输出侧电路24c1为本发明的“第1电路”的一例。此外，晶体管PT21、PT22、PT23、PT24分别为本发明的“第1晶体管”、“第2晶体管”、“第3晶体管”、以及“第4晶体管”的一例。
在此，第5实施方式中，输出侧电路24c1进而含有高电阻R21，其具有大约100kΩ的电阻值。
此外，第5实施方式中，晶体管PT21至PT25、以及构成电容C21的晶体管，全部由p型的MOS晶体管(场效型晶体管)所组成的TFT(薄膜晶体管)所构成。
此外，第5实施方式中，晶体管PT23和图3所示的第1实施方式相同地，具有互相作电性地连接的2个的栅极电极而形成。
继而如图11所示，晶体管PT21的源极连接于节点ND2，并且漏极连接于负侧电位VSS。该晶体管PT21的栅极连接于节点ND21，并且在晶体管PT21的栅极供应有时钟信号CLK。晶体管PT22的源极连接于正侧电位VDD，并且漏极连接于节点ND22。在该晶体管PT22的栅极供应有输入信号。
在此，第5实施方式中，晶体管PT23连接于晶体管PT21的栅极和正侧电位VDD之间。在该晶体管PT23的栅极供应有输入信号。此外，晶体管PT23设置成在晶体管PT22为导通状态时，用以将晶体管PT21形成不导通状态。据此而抑制晶体管PT22和晶体管PT21同时形成导通状态的情况。
此外，第5实施方式中，晶体管PT24连接于晶体管PT21的栅极和时钟信号线(CLK)之间。在该晶体管PT24的栅极供应有信号S1，其能取得和晶体管PT23的导通状态的期间不相重迭的导通状态的期间。此外，晶体管PT25连接于晶体管PT24的栅极和时钟信号线(CLK)之间。此外，电容C21连接于晶体管PT21的栅极和源极之间。
此外，第5实施方式中，高电阻R21连接于晶体管PT25和时钟信号线(CLK)之间。该高电阻R21用以延迟晶体管PT21形成导通状态时的响应速度而设置。据此，而延迟晶体管PT21为导通状态时，自输出侧电路24c1所输出的信号，并且加速晶体管PT21为不导通状态时，自输出侧电路24c1所输出的信号。
此外，第5实施方式的液晶显示装置的移位寄存器电路的动作，首先通过使输入信号形成H电位，而使晶体管PT22和晶体管PT23形成不导通状态。此外，通过使时钟信号CLK形成L电位，而使晶体管PT25形成导通状态。此时，在该晶体管PT24的栅极供应有信号S1，其能取得和晶体管PT23的导通状态的期间不相重迭的导通状态的期间。据此，由于晶体管PT24形成导通状态，并且使节点ND21的电位下降至L电位，故晶体管PT21形成导通状态。另外，在时钟信号CLK为L电位的期间，电容C21进行对应于L电位的时钟信号CLK的电压的充电。
此时，第5实施方式通过高电阻R21而延迟晶体管PT21形成导通状态时的响应速度。
此时，由于晶体管PT22形成不导通状态，故通过导通状态的晶体管PT21而使节点ND22的电位下降至VSS侧。该情况时，节点ND21的电位(晶体管PT21的栅极电位)通过电容C21而维持晶体管PT21的栅极-源极间电压，且伴随着节点ND22的电位(晶体管PT21的源极电位)的下降而下降。此外，由于晶体管PT23不导通状态，并且连接二极管的晶体管PT25其来自时钟信号线(CLK)的H电位的信号并不逆流至节点ND21侧，故维持电容C21的保持电压(晶体管PT21的栅极-源极间电压)。据此，由于在节点ND22的电位下降时，而晶体管PT21常时维持于导通状态，故节点ND22的电位下降至VSS。其结果，自输出侧电路24c1而输出L电位的输出信号。
此时，第5实施方式通过延迟晶体管PT21形成导通状态时的响应速度，而延迟自输出侧电路24c1所输出的输出信号。
此外，节点ND22的电位下降至VSS时的节点ND21的电位，形成比VSS低的状态。因此，施加于连接于正侧电位VDD的晶体管PT23的偏压电压，比VDD和VSS的电位差更大。
此后，通过使输入信号形成L电位，而使晶体管PT22和PT23形成导通状态。此时，第5实施方式中，晶体管PT24形成不导通状态。即，晶体管PT23和晶体管PT24并非同时形成导通状态。据此，防止通过晶体管PT23和PT24而使贯通电流流通于VDD和时钟信号线(CLK)之间。
此外，第5实施方式中，通过通过导通状态的晶体管PT23而使节点ND21的电位上升至H电位，而使晶体管PT21形成不导通状态。据此，防止通过晶体管PT21和PT22而使贯通电流流通于VDD和VSS之间。
此时，第5实施方式中，晶体管PT21形成不导通状态时的响应速度，比晶体管PT21形成导通状态时的响应速度更迅速。
此外，通过使晶体管PT22形成导通状态，并且使晶体管PT21形成不导通状态，而使节点ND22的电位自VSS上升至VDD，并形成H电位。因此，自输出侧电路24c1而输出H电位的输出信号。
此时，第5实施方式中，自输出侧电路24c1所输出的H电位的输出信号，比输出L电位的输出信号更迅速。
第5实施方式如上述，通过将高电阻R21连接于晶体管PT25与时钟信号线(CLK)之间，而能延迟晶体管PT21形成导通状态时，自输出侧电路24c1(移位寄存器电路)所输出的信号。此外，该第5实施方式通过具有和上述的第1实施方式相同的电阻值(大约100kΩ)的高电阻R21，而使晶体管PT21形成导通状态时的输出信号和晶体管PT21形成不导通状态时的输出信号的时序偏离量形成约20nsec以上。因此，和上述的第1实施方式相同地，由于在距离特定段前两段的水平开关形成不导通状态之后，能将特定段的水平开关形成导通状态，故能抑制因在距离特定段前两段的水平开关，自导通状态而形成不导通状态的瞬间，特定段的水平开关形成导通状态而产生噪声于影像信号的情况。其结果，能获得液晶显示装置，其能抑制因影像信号的噪声而导致的图像的恶化，并增加消耗功率的情况。
(第6实施方式)图12表示构成本发明的第6实施方式的液晶显示装置的H驱动器的移位寄存器电路的输出侧电路的电路图。该第6实施方式说明有关于在上述的第5实施方式的构成当中，使用n沟道晶体管以取代p沟道晶体管的情况。
即，构成该第6实施方式的液晶显示装置的H驱动器的移位寄存器电路的输出侧电路34c1如图12所示，含有晶体管NT21、NT22、NT23、NT24；晶体管NT25，其连接二极管；以及电容C21，其通过连接晶体管的源极-漏极间而形成。
另外，输出侧电路34c1为本发明的“第1电路”的一例。此外，晶体管NT21、NT22、NT23、NT24分别为本发明的“第1晶体管”、“第2晶体管”、“第3晶体管”、以及“第4晶体管”的一例。
在此，第6实施方式中，输出侧电路34c1进而含有高电阻R21，其具有大约100kΩ的电阻值。
此外，第6实施方式中，晶体管NT21至NT25、以及构成电容C21的晶体管，其全体由n型的MOS晶体管(场效型晶体管)所组成的TFT(薄膜晶体管)所构成。
此外，第6实施方式中，晶体管NT23和图7所示的第2实施方式相同地，具有互相作电性地连接的2个的栅极电极而形成。
继而如图12所示，第6实施方式的晶体管NT21至NT25、电容C21、以及高电阻R21，分别连接于对应于图11所示的第5实施方式的晶体管PT21至PT25、电容C21、以及高电阻R21的位置。即，该第6实施方式中，高电阻R21连接于晶体管NT25和时钟信号线(CLK)之间。但，晶体管NT22和NT23的源极分别连接于负侧电位VSS，并且，晶体管NT21的漏极连接于正侧电位VDD。
该第6实施方式的这些组件以外的构成，和上述的第5实施方式相同。
第6实施方式如上述，通过将高电阻R21连接于晶体管NT25和时钟信号线(CLK)之间，而和上述的第5实施方式相同地获得液晶显示装置，其能抑制因影像信号的噪声而导致的图像的恶化，并抑制消耗功率的增加。
另外，本次所揭示的实施方式其全体均仅为例示，而不受限于此，本发明的范围并非由上述的实施方式的说明所示，而是由权利要求范围所示，进而包含和权利要求范围均等的意义、以及范围内的所有的变更。
例如，上述的第1至第6实施方式，虽通过形成具有大约100kΩ的电阻值的高电阻，而形成特定段的输出信号和特定段前两段的输出信号为偏离大约20nsec以上时序，但，本发明并不限于此，将高电阻的电阻值设定成另外的值也可。此时，通过调节高电阻的电阻值，即能控制特定段的输出信号和特定段前两段的输出信号的时序偏离量。
此外，上述的第1至第6实施方式，虽表示将本发明使用于液晶显示装置和有机EL显示装置的例子，但，本发明并不限于此，也可使用于液晶显示装置和有机EL显示装置以外的显示装置。
此外，上述的第1至第4实施方式，虽将作为第4晶体管的晶体管PT4(晶体管NT4)的导通电阻，设定成比作为第3晶体管的晶体管PT3(晶体管NT3)的导通电阻更低的状态，但，本发明并不限于此，而第4晶体管的导通电阻也可比第3晶体管的导通电阻低。
权利要求
1.一种显示装置，其特征在于具有移位寄存器电路，此移位寄存器电路含有第1电路，该第1电路具有第1导电型的第1晶体管，连接于第1电位侧，且响应于时钟信号而进行导通；第1导电型的第2晶体管，连接于第2电位侧；第1导电型的第3晶体管，连接于前述第1晶体管的栅极和前述第2电位之间；以及高电阻，其连接于前述第1晶体管的栅极和供应前述时钟信号的时钟信号线之间。
2.根据权利要求1的显示装置，其中，前述高电阻设定成一种电阻值，以使如下的瞬间形成不相重叠的状态，该瞬间特定段的前述移位寄存器电路的第1晶体管，自不导通状态而形成导通状态的瞬间；以及距离特定段前两段的前述移位寄存器电路的第1晶体管，自导通状态而形成不导通状态的瞬间。
3.根据权利要求1或2的显示装置，其中，前述第1电路进而含有第4晶体管，其连接于前述第1晶体管的栅极和前述时钟信号线之间，而其导通电阻比前述第3晶体管更低，并且连接二极管。
4.根据权利要1或2的显示装置，其中，前述第1电路进而含有第4晶体管，其连接于前述第1晶体管的栅极和前述时钟信号线之间，并响应于和前述第3晶体管的导通状态的期间不相重叠的导通状态的期间所取得的信号而进行导通。
5.根据权利要求1-4中任一项的显示装置，其中，在前述第1晶体管的栅极和源极之间连接有电容。
6.根据权利要求1-5中任一项的显示装置，其中，前述第3晶体管具有在前述第2晶体管为导通状态时，将前述第1晶体管形成不导通状态的功能。
7.根据权利要求1-4中任一项的显示装置，其中，至少前述第1晶体管、前述第2晶体管、以及前述第3晶体管p型的场效型晶体管。
8.根据权利要求1-7中任一项的显示装置，其中，至少前述第3晶体管具有互相作电性地连接的2个栅极电极。
9.根据权利要求1-8中任一项的显示装置，其中，前述第1电路配置于前述移位寄存器电路的输出侧，在前述移位寄存器电路的输入侧，含有前述第1晶体管、前述第2晶体管、以及前述第3晶体管，并且配置有不含前述高电阻的第2电路。
全文摘要
本发明提供一种可抑制图像恶化的显示装置。该显示装置具备移位寄存器电路(4a1)，其含有输出侧电路(4c1)，该输出侧电路(4c1)具有p沟道晶体管(PT1)，其连接于负侧电位HVSS侧，并响应于时钟信号HCLK1而进行导通；p沟道晶体管(PT2)，其连接于正侧电位(HVDD)侧；p沟道晶体管(PT3)，其连接于p沟道晶体管(PT1)的栅极和正侧电位(HVDD)之间；以及约100kΩ的高电阻R1，其连接于p沟道晶体管(PT1)的栅极和供应时钟信号(HCLK1)的时钟信号线之间。
文档编号G11C19/00GK1577425SQ20041005949
公开日2005年2月9日 申请日期2004年6月28日 优先权日2003年6月27日
发明者上杉健哉, 千田满 申请人:三洋电机株式会社