专利名称：控制存储器单元的临界电压分布的脉冲宽度收敛法的制作方法
技术领域：
本发明是有关于一种于操作多个非挥发性多阶存储器单元期间，利用一脉冲宽度来控制临界电压(Vt)分布的方法，且特别是有关于一种每一个存储单元储存层具有二位元的非挥发性多阶存储单元。
背景技术：
非挥发性多阶存储器单元是指在未提供电源给存储器的情形下仍然能储存信息的半导体存储器型态。一些非挥发性存储器单元例子包括罩幕式只读存储器(Mask Read-Only Memory，Mask ROM)，可程序只读存储器(Programmable Read-Only Memory，PROM)，可抹除只读存储器(Electrically ErasableProgrammable read-Only Memory，EEPROM)。通常非挥发性存储器单元资料可以被程序化，读取和(或)抹除，且程序化资料于被抹除前可被长时间储存。
氮化硅只读存储器(Nitride read only memory，NBit)为使用电荷陷入作为资料储存的型态。一个NBit单元的结构有如一个金氧半场效晶体管(metal-oxide-silicon field effect transistor，MOSFET)，但是其中的oxide层由ONO(oxide-nitride-oxide，氧化物-氮化物-氧化物)层所取代(SONOS)。在ONO上介电层的氮化硅材质具有在单元被“程序化”时”捕捉”电荷(电子)的特性。电荷局部化是电荷不须经氮化硅层作横向移动而能储存电荷的氮化硅材质的能力，因此该些电荷独立于其它电荷。此NBit单元可与传统的“浮置栅极”形成对照，其中浮动栅极具导电性。然而，电荷于整个浮置栅极上可自由并横向地分布，且电荷经由通道氧化层被传递。在NBit单元中对电荷陷入层的程序化(换言之，注入电荷)能由各种热载子注入法如通道热电子注入(channel hot electron injection，CHE)，源极端注入(source side injection，SSI)或通道初始二次电子(channel initiated secondary electron，CHISEL)来实现。此两种方式都是将电子注入到氮化硅层。局部化的电荷陷入技术允许每一个单元有两个分离的电荷位元，因此结果为每个单元便拥有双倍的存储密度。
NBit单元的典型的抹除是由频带间热电洞穿隧(band-to-band hot hole tunneling，BTBHHT)来实现。
读取操作是由顺向亦或是逆向来实现。读取NBit单元并不会影响到单元中资料。NBit单元能经由已知的施加电应技术而被重复地程序化，读取以及抹除。
一PHINES存储单元是另一种电荷陷入储存非挥发性存储器的操作型态，结构同样为一具有ONO介电层的N通道MOSFET(SONOS)。一PHINES存储单元亦可利用储存的两个物理位元来增加存储器密度。
就PHINES存储单元而言，例如Fowler-Nordheim(FN)穿隧与频带间热电洞穿隧(BTBHHT)的技术典型地分别被用于抹除与程序化操作。使用FN穿隧来抹除一PHINES存储单元，可于保持效率同时，显现自我收敛行为而不造成过度抹除的问题。程序化是经由使用BTBHHT技术降低局部临界电压(Vt)来完成。PHINES存储单元的程序化与抹除操作为低功率操作，其对于经常是复杂设计的大量储存应用相当理想。
非挥发性存储器单元的临界电压(Vt)正比于保留于电荷储存层中的电荷数量。当电荷改变，临界电压便更动到不同的准位。临界电压定义了对应于编程状态的多阶存储器单元的编程准位。编程状态代表储存于存储器单元中的二进制数据。
一非挥发性多阶存储器单元可由确定在单元内的多重的与有明显的临界电压范围来实现。每一个明显的临界电压范围相对应于一组资料位元的预定值。介于被程序化于存储器单元内的资料与单元的临界电压准位的特定关系取决于对单元所采用的程序操作方案。为达成对多阶存储器单元的适当资料储存，临界电压的多重范围应彼此由足够的裕度分开以使存储器单元的准位可于一清楚的方法中被程序化或抹除。临界电压从每一准位的分隔在单元中定义出相对于编程准位与编程状态的分布情形。由控制这些临界电压的分布，临界电压裕度较不易于侵入到编程准位，因此消除了临界电压影响到其余的造成的任何问题。
当电子聚积于电荷储存层时，此层变的带负电且存储器单元的临界电压上升到一较高准位。临界电压的分布越紧密，越容易无误地读取存储器单元。控制这些临界电压的分布的需要对于多阶存储器单元来说更加重要，因为读取过程需要区分出不同的临界电压分布而不致于产生错误。为了控制这些临界电压的分布，一脉冲宽度方法被用来程序化存储器单元。
控制临界电压分布的先前技术方法与本发明相较需要更复杂的技术。美国专利公告第6219276(Parker)号与6320786(Chang et al.)号揭露了一种需要使用多重编程电压来达到多重临界电压分布的方法，其增加设计复杂度，其中的编程电压并非定值。此外，Parker教示了一种利用一些脉冲来控制临界电压分布的方法。特别的是，用来控制临界电压分布的脉冲数量越多，临界电压分布的越窄。反之，本发明利用脉冲宽度而不是脉冲数量来控制临界电压分布。
此外，美国专利公告第6,396,741(Bloomet al.)号揭露了一种利用使漏极电压成梯级来程序化非挥发性存储器单元的方法。此方法增加设计上的复杂度以控制编程电压因为在程序化操作中电压并非是固定值。
美国专利公告第6,172,909(Haddad etal.)号揭露了一种于一存储器单元中使临界电压分布曲线更紧密的方法。Haddad指示出一种软件程序步骤方法，其中此软件程序步骤方法在一抹除操作后被使用以避免过度抹除问题，因此控制临界电压分布。此外，Haddad并未由变更施加于每一个存储器单元的编程脉冲宽度以控制每一个存储器单元的临界电压分布。反之，本发明利用变更施加于每一个存储器单元的编程脉冲的脉冲宽度的编程方法来对不同临界电压准位做临界电压分布的控制。
以上所提及的先前技术，依赖较不具效率且更昂贵的更加复杂的设计来实现，与整个MLC操作及非挥发性存储器单元的效率造成冲突，不论是使用NBit或PHINES单元。而且，先前技术手段未考虑相关于存储器单元的过度程序化和过度抹除问题，其中此问题对于存储器单元的电荷保留与组件的生命周期具有不利的效应。
发明内容
本发明的目的在于提供一种控制存储器单元的临界电压分布的脉冲宽度收敛法，以脉冲宽度收敛法去控制临界电压分布提供了一个更有效率的技术，以及较不复杂的途径来执行非挥发性多阶存储单元程序化及抹除操作。脉冲宽度法用来改善非挥发性多阶存储单元整体的程序化及抹除操作。更进一步地说，脉冲宽度法由控制临界电压分布的裕度而避免了有关于过度程序化及过度抹除的问题，因此增加了存储单元生命周期中的资料信赖度。
本发明一种操作多个非挥发性多阶存储器单元的方法，该存储器单元具有至少一第一、第二、第三及第四编程准位，每一编程准位对应于一相异的二进制状态且具有一临界电压分布，其特征在于，该方法包含(a)维持每一存储器单元于一固定操作电压；以及(b)变更施加于每一存储器单元的一程序化脉冲的一脉冲宽度以控制每一存储器单元的该临界电压分布。
其中该多阶存储器单元为二位元存储器单元且四个编程准位对应于二进制状态00，01，10以及11。
其中第一、第二、第三及第四编程准位分别约为5.0V，4.0V，3.0V以及2.0V。
其中该非挥发性多阶存储器单元为NBit单元。
其中该脉冲宽度为5毫微秒到50毫微秒之间。
其中该非挥发性多阶存储器单元为PHINES单元。
其中该脉冲宽度为1毫微秒到10毫微秒之间。
其中该操作方法藉由使用二端程序化一端读取程序化来实现。
其中该读取使用一选自通道热电子及频带间热电洞穿隧机制所组成的技术。
其中该操作的其中之一为一程序化操作。
其中该操作的其中之一为一抹除操作。
其中该脉冲宽度用于程序化多阶存储器单元中间的状态。
其中一较长的脉冲宽度形成一较大的临界电压分布而一较短的脉冲宽度形成一较小的临界电压分布。
本发明教示了一种利用脉冲宽度于存储器单元操作期间控制多个非挥发性多阶存储器单元的临界电压分布的方法。特别的是，多个非挥发性多阶存储器单元具有一每单元可储存两个电荷位元的储存层。非挥发性存储器单元的电荷储存层储存定义多阶存储单元(Multi-Level Cell，MLC)资料的二位元电荷，其被加载于缓冲器中以确认编程状态以及编程准位的脉冲宽度。两个二位元非挥发性存储器单元的较佳实施例为氮化只读存储器(NBit)及热电洞注入氮化电子储存器而程序化的(programming by hot hole injectionnitride electron storage，PHINES)存储单元。可储存两个别位元电荷的非挥发性存储器单元具有一典型结构包含一半导体基底，一源极区，一漏极区，一栅极，一第一氧化层，一电荷储存层以及一第二氧化层。本发明提供了一固定的第一操作(偏)电压于漏极以及一固定的第二操作(偏)电压于栅极。固定的操作电压为依据本发明的方法以进行程序化及抹除操作。此方法更进一步包含加载多阶存储单元(MLC)数据至一缓冲器，确认MLC资料的编程状态以及选择脉冲宽度以完成单元操作，其中此操作为程序化或抹除。本发明的脉冲宽度是用于控制多个非挥发性多阶存储器单元的临界电压分布，因此允许将操作收敛至一定义准位。
本发明使用一固定操作(偏)电压，相对于以上所提及的先前技术其中施加于栅极与漏极(并且，于先前技术中是指“编程电压”，“程序化电压”)的操作(偏)电压为变动。
脉冲宽度也用于控制对于多阶存储单元(MLC)的不同临界电压下的程序化速度。因此，本发明由于操作期间的操作电压皆为定值，因此不需以复杂电路来控制程序化以及清除操作电压，因此以一简单的电路设计即可完成以改善本发明的整体效率。
脉冲宽度也用于控制本发明的另一方面即用于控制临界电压分布，其中一较小的脉冲宽度(例如，短持续期间)用于程序化多阶存储单元(MLC)的“中间状态”。多阶存储单元(MLC)的中间状态为介于最低状态与最高状态间的状态。举例而言，一个二位元存储器的中间状态为01与10。
因此，较紧密的临界电压分布可达成多阶存储单元(MLC)的每一个操作。此外，控制电压分布可改善过度程序化与过度抹除操作的相关问题，因此不需对存储单元施加额外的压力便可使本方法更有效率。
此外，本方法利用固定的操作电压来对多个多阶存储单元作程序化及抹除，允许以整体的较简易设计完成，反之，美国专利公告第6219276号及6320786号所用的操作电压并非固定，因此需要一较复杂且较低效率设计以完成。此外，美国专利公告第6,396,741号揭露了一种使用梯级化漏极电压来控制非挥发性存储器单元临界电压分布。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下，其中图1表示一个处于低临界电压的二位元非挥发性NBit存储器单元的抹除状态。
图2表示一个二位元非挥发性NBit存储器单元的第一位元程序化操作。
图3表示一个二位元非挥发性NBit存储器单元的第二位元程序化操作。
图4表示一个NBit编程准位临界电压分布及其相对应编程状态。
图5表示利用本发明发法以实现对NBit的二端程序化一端读取(TPOR)操作的流程图。
图6表示依据本发明较佳实施例对二位元NBit非挥发性存储单元的理论临界电压分布。
图7表示依据本发明较佳实施例对二位元NBit非挥发性存储单元的实验临界电压分布。
图8显示处于高临界电压下的二位元PHINES非挥发性存储单元的抹除状态。
图9表示二位元非挥发性PHINES存储单元的第一位元程序化操作。
图10表示二位元非挥发性PHINES存储单元的第二位元程序化操作。
图11表示一个PHINES编程准位临界电压分布及其相对应编程状态。
图12示范了利用本发明以实现对PHINES的二端程序化一端读取(TPOR)操作的流程图。
图13表示依据本发明较佳实施例对二位元PHINES非挥发性存储单元的理论临界电压分布。
图14表示依据本发明较佳实施例对二位元PHINES非挥发性存储单元的实验临界电压分布。
具体实施例方式
一脉冲宽度收敛方法被用于操作多个多阶储存存储器单元期间以控制临界电压分布。特别的是，本发明的方法有关于多个NBit单元与PHINES单元，但其它多阶存储器单元也可用于本发明方法。而且，本发明相关于多个非挥发性的多阶储存存储器单元的操作，其中此操作包括了程序化与抹除，且这些单元于储存电荷层中可储存多重的独立电荷位元(换言之，资料位元)。
本发明由在不变更操作电压下变更脉冲宽度以于操作多个非挥发性的存储器单元期间控制临界电压分布。对非挥发性的多阶储存存储器单元的操作不是一种程序化操作就是一种抹除操作，其中程序化乃是一种将资料写入存储器单元的技术且抹除乃是一种将资料从存储器单元清除的技术。存储器单元的漏极与栅极是分别由固定的第一与第二操作电压来偏压。非挥发性的多阶存储器单元的储存电荷层中储存两位元以定义MLC资料，其可被加载至一缓冲器来决定编码状态与脉冲宽度。此缓冲器被用来于程序化资料进存储器单元前储存资料。举例来说，存储器资料，例如1010101011111111被用于储存在存储器单元。依据本发明的较佳实施例，存储器资料先被加载至缓冲器且的后此发访开始程序化资料进存储器单元。
一多阶存储器单元可被程序化为含有多于一个的电压准位。举例来说，一个二阶的存储器具有一第一、第二、第三及第四状态，相对应于四个不同的编程准位。每一个编程状态的电压准位对应于以二进制形式例如00，01，10 and 11所表示的资料的位元，其中每一个位元数字代表于一非挥发性的存储器单元中的电荷储存层中各别且独立的电荷储存位置。举例来说，一非挥发性的二阶存储器单元可被程序化为分别对应于二进制状态00，01，10，11的约为5.0V，4.0V，3.0V，2.0V的编程准位。
具有多于二阶的多阶存储器单元也在本发明范畴之内。这样的存储器单元具有多于四种状态(换言之，编程准位)。举例来说，三阶存储器单元具有从000到111的八个状态。
此方法进一步包含，在存储器单元的漏极与栅极先后施加一脉冲宽度以先程序化左位元继而右位元相应地先程序化右位元继而左位元。
此脉冲宽度于操作非挥发性的多阶存储器单元期间控制临界电压分布。在本发明的一较佳实施例中，此脉冲宽度对一NBit单元而言约为5毫微秒(例如，“非程序化”)到50毫微秒之间且对一PHINES单元而言约为1毫微秒(例如，“非程序化”)到10毫微秒之间。其中对于最低临界电压状态而言，此方法不程序化(例如，“非程序化”)存储器单元。此外，定义一程序化存储器单元的程序化脉冲的小脉冲宽度，其中该程序化脉冲的最小脉冲宽度近似于一软件程序技术。以一PHINES单元的操作而言，其抹除状态被定义在00，其为一高临界电压状态因此程序化并非必须，然而一约为1ns的脉冲宽度可被用于程序化操作。脉冲宽度收敛法增加了对于多个非挥发性的多阶存储器单元的操作效率，从而使整体操作速度提升。而且，脉冲宽度于一特定的编程时间控制临界电压分布，其中一较长的脉冲宽度发展出一较大的临界电压分布以及一较短的脉冲宽度发展出一较小的临界电压分布。
当有存储器单元，其编程准位具有不是太大就是太小的临界电压分布时，对下一个较高准位或下一个较低编程准位它们可以被解释为错误表示资料。为了防止此种可能因读取操作多阶存储器单元所引起的错误表示，本发明于其程序化/抹除操作期间利用脉冲宽度来控制临界电压分布，因此提供一较佳的电荷裕度。此电荷裕度乃为介于临界电压分布间的电压微分且依据本发明的方法维持在一最小值。
本发明的一较佳实施例是关于多个NBit非挥发性的多阶存储器单元的操作。图1显示一NBit单元的状态，其中NBit单元的抹除状态是处于一低临界电压。此NBit单元包括一半导体P型基底。此基底具有一第一侧边，第二侧边及一上表面。此基底的一部分具有一源极区及一漏极区，两者皆为n型，其中漏极区邻接于第一侧边，源极区邻接于第二侧边且两区皆位于此基底的上表面下方。此基底在上表面下方的一部分还包括一介于源极区与漏极区间的通道。此NBit单元包括一第一氧化层及一电荷储存层及第二氧化层，其中该电荷储存层具有第一端以储存第一电荷位元以及第二端以储存第二电荷位元。此电荷储存层的电荷位元定义出多阶存储单元(MLC)资料，其被加载于缓冲器中以确认编程状态且设定脉冲宽度以完成操作。缓冲器确认是基于每一个存储器状态有一对应的脉冲宽度。对一较低临界电压准位的Nbit而言，一较小的脉冲宽度定义为程序化操作，其程序化算法由存储器组件控制。
图2与图3表示一NBit存储单元的程序化操作，其中NBit由使用通道热电子(CHE)来完成一个二端程序经一端读取而被程序化。
特别地是，图2示范了对NBit存储单元的第一端程序化操作，其中第一电荷位元被储存于电荷储存层的第二端。程序化操作由将电荷位元经由传导路径自基底的第一侧传导到储存电荷层的第二端以储存电荷位元。
类似地，图3示范了对NBit存储单元的第二端程序化操作，其中第二电荷位元被储存于电荷储存层的第一端，由将电荷位元经由传导路径自基底的第二侧传导到储存电荷层的第一端。基底的第一与第二侧边为源极区与漏极区且来自这些区域的电荷被传导且储存于NBit非挥发性多阶存储单元的电荷储存层的任一端。
图4与图5进一步示范了利用TPOR与CHE的NBit存储单元操作，其中多阶存储单元(MLC)资料被加载至缓冲器并被确认以决定出编程状态与编程准位。编程状态选择要使用的脉冲宽度，其中编程准位为临界电压。
图4示范了被定义为编程状态的编程准位之间的关连。编程准位自一低临界电压到一高临界电压以用来程序化NBit单元。而且，于单元操作期间临界电压分布的收敛受到本发明方法控制。
图5示范了示范了本发明利用通道热电子(CHE)技术以实现对NBit多阶存储单元的二端程序化及一端读取TPOR技术的流程图。编程电压于一固定的电压准位被偏压以促进程序化操作。本发明对NBit的典型操作电压被定义成栅极约为10VDC而漏极约为5.5VDC。接着，MLC资料被加载于缓冲器且被确认以决定编程状态及对于编程准位的脉冲宽度以完成操作。编程准位与脉冲宽度容许对NBit非挥发性多阶存储单元于同一程序化时间对于不同的临界电压分布的控制。特别的是，脉冲宽度被调整成在同一程序化时间控制临界电压分布的收敛。因此，由于脉冲宽度是唯一会改变的参数，控制临界电压可允许一较先前技术更简易的设计。
图6与图7分别示范了NBit多阶存储单元的理论与实验的临界电压分布。图6示范了一脉冲宽度收敛法以控制临界电压分布，且显示了对于一NBit非挥发性多阶存储单元经过一相同程序化时间脉冲宽度对临界电压分布所造成的效应。
图7示范了对于NBit非挥发性多阶存储单元利用一TPOR-CHE程序化操作所实验得出的临界电压分布。此方法需要于操作期间保持固定的操作电压(例如，Vg＝10V且Vd＝5.5V)。图7的曲线显示出不同的脉冲宽度(例如，25毫微秒(黑点)及50毫微秒(白点))及其对临界电压分布所造成的效应。此外，其它的脉冲宽度于相同的程序化操作下将造成不同的临界电压分布(未绘示)。
本发明的一第二较佳实施例是关于多个PHINES非挥发性多阶存储单元的操作。图8显示一PHINES非挥发性多阶存储单元的抹除状态，其中PHINES存储单元的抹除状态是位于一高临界电压。PHINES存储单元包括一半导体P型基底，具有一第一侧边，一第二侧边及一上表面。此基底的一部分具有一源极区及一漏极区，两者皆为n+型，其中漏极区邻接于第一侧边，源极区邻接于第二侧边且两区皆位于此基底的上表面下方。此基底在上表面下方的一部分还包括一介于源极区与漏极区间的通道。此PHINES单元包括一第一氧化层及一电荷储存层及第二氧化层。该电荷储存层具有第一端以储存第一电荷位元以及第二端以储存第二电荷位元。此电荷储存层的电荷位元定义出多阶存储单元(MLC)资料，其被加载于缓冲器中以确认编程状态且设定脉冲宽度。
图9与图10表示一PHINES存储单元的程序化操作，其中PHINES存储单元由使用频带间热电洞穿隧机制(BTBHHT)来完成一个二端程序经一端读取(TPOR)而被程序化。
特别的是，图9示范了对一PHINES多阶存储单元的第一端程序操作，其中一电荷位元(电洞)在储存电荷层的第二端被程序化(例如储存)。此程序操作由将电洞通过传导路径自基底的第一端传导到电荷储存层的第二端以储存电荷。
类似的，图10示范了对一PHINES多阶存储单元的第二端程序操作，其中电荷位元由将电洞通过传导路径自基底的第二端传导到电荷储存层的第一端而被储存在电荷储存层的第一端。基底的第一端及第二端为漏极区及源极区且出自这些区域的电荷被传导到并储存PHINES非挥发性多阶存储单元的电荷储存层的任一端。
图11与图12表示一PHINES存储单元利用TPOR及BTBHHT的程序化操作，其中多阶存储单元(MLC)数据其中PHINES存储单元由使用频带间热电洞穿隧机制(BTBHHT)来完成一个二端程序经一端读取(TPOR)而被程序化，其被加载于缓冲器中以确认编程状态与编程准位。编程准位选取被使用的脉冲宽度，其中编程准位为临界电压分布(Vt)。
图11示范了被定义为编程状态的编程准位之间的关连。编程准位自一高临界电压到一低临界电压以用来程序化PHINE单元。而且，于单元操作期间临界电压分布的收敛受到本发明方法控制。
图12示范了利用本发明频带间热电洞穿隧(BTBHHT)程序化技术以实现对PHINES多阶存储单元的二端程序化及一端读取TPOR技术的流程图。编程电压于一固定的电压准位被偏压以促进程序化操作。本发明对PHINES的典型操作电压被定义成栅极约为-10VDC而漏极约为5.5VDC。接着，MLC资料被加载于缓冲器且被确认以决定编程状态及对于编程准位的脉冲宽度以完成操作。编程准位与脉冲宽度容许对PHINES非挥发性多阶存储单元于同一程序化时间对于不同的临界电压分布的控制。特别的是，脉冲宽度被调整成在同一程序化时间控制临界电压分布的收敛。因此，由于脉冲宽度是唯一会改变的参数，控制临界电压可允许一较先前技术更简易的设计。
图13与图14分别示范了PHINES存储单元的理论与实验的临界电压分布。图13示范了一脉冲宽度收敛法以控制临界电压分布，且显示了对于一PHINES非挥发性多阶存储单元经过一相同程序化时间脉冲宽度对临界电压分布所造成的效应。
图14示范了对于PHINES非挥发性多阶存储单元利用一TPOR-BTBHHT程序化操作所实验得出的临界电压分布。此方法需要于操作期间保持固定的操作电压(例如，Vg＝-10V且Vd＝5.5V)。图中曲线显示出不同的脉冲宽度及其对临界电压分布所造成的效应。此外，其它的脉冲宽度于相同的程序化操作下将造成不同的临界电压分布(未绘示)。
相较于先前技术方法，以脉冲宽度收敛法去控制临界电压分布提供了一个更有效率的技术，以及较不复杂的途径来执行非挥发性多阶存储单元程序化及抹除操作。脉冲宽度法用来改善非挥发性多阶存储单元整体的程序化及抹除操作。更进一步地说，脉冲宽度法由控制临界电压分布的裕度而避免了有关于过度程序化及过度抹除的问题，因此增加了存储单元生命周期中的资料信赖度。
任何熟习此技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定的为准。
权利要求
1.一种操作多个非挥发性多阶存储器单元的方法，该存储器单元具有至少一第一、第二、第三及第四编程准位，每一编程准位对应于一相异的二进制状态且具有一临界电压分布，其特征在于，该方法包含(a)维持每一存储器单元于一固定操作电压；以及(b)变更施加于每一存储器单元的一程序化脉冲的一脉冲宽度以控制每一存储器单元的该临界电压分布。
2.如权利要求1项所述的操作多个非挥发性多阶存储器单元的方法，其特征在于，其中该多阶存储器单元为二位元存储器单元且四个编程准位对应于二进制状态00，01，10以及11。
3.如权利要求2项所述的操作多个非挥发性多阶存储器单元的方法，其特征在于，其中第一、第二、第三及第四编程准位分别约为5.0V，4.0V，3.0V以及2.0V。
4.如权利要求1项所述的操作多个非挥发性多阶存储器单元的方法，其特征在于，其中该非挥发性多阶存储器单元为NBit单元。
5.如权利要求4项所述的操作多个非挥发性多阶存储器单元的方法，其特征在于，其中该脉冲宽度为5毫微秒到50毫微秒之间。
6.如权利要求1项所述的操作多个非挥发性多阶存储器单元的方法，其特征在于，其中该非挥发性多阶存储器单元为PHINES单元。
7.如权利要求6项所述的操作多个非挥发性多阶存储器单元的方法，其特征在于，其中该脉冲宽度为1毫微秒到10毫微秒之间。
8.如权利要求1项所述的操作多个非挥发性多阶存储器单元的方法，其特征在于，其中该操作方法藉由使用二端程序化一端读取程序化来实现。
9.如权利要求8项所述的操作多个非挥发性多阶存储器单元的方法，其特征在于，其中该读取使用一选自通道热电子及频带间热电洞穿隧机制所组成的技术。
10.如权利要求1项所述的操作多个非挥发性多阶存储器单元的方法，其特征在于，其中该操作的其中之一为一程序化操作。
11.如权利要求1项所述的操作多个非挥发性多阶存储器单元的方法，其特征在于，其中该操作的其中之一为一抹除操作。
12.如权利要求1项所述的操作多个非挥发性多阶存储器单元的方法，其特征在于，其中该脉冲宽度用于程序化多阶存储器单元中间的状态。
13.如权利要求1项所述的操作多个非挥发性多阶存储器单元的方法，其特征在于，其中一较长的脉冲宽度形成一较大的临界电压分布而一较短的脉冲宽度形成一较小的临界电压分布。
全文摘要
一种操作多个非挥发性多阶存储器单元的方法。此存储器单元具有至少第一、第二、第三及第四编程准位。每一编程准位对应于一相异的二进制状态且具有一临界电压分布。维持每一存储器单元的操作电压固定且变更施加于每一存储器单元的程序化脉冲的脉冲宽度以控制每一存储器单元的临界电压分布。
文档编号G11C16/34GK1992083SQ200610145659
公开日2007年7月4日 申请日期2006年11月23日 优先权日2005年11月23日
发明者吴昭谊 申请人:旺宏电子股份有限公司