专利名称：具有高频宽和小面积的静态随机存取存储器的制作方法
技术领域：
本发明涉及静态随机存取存储器器件，更具体的说，本发明的实施例是一种小尺寸，高频宽的静态随机存取存储器器件。
背景技术：
行动电话通常包含显示器，该显示器通常是由液晶显示器或是有机发光显示器面板所形成。该面板的每一个像素的图像信号是储存在一个静态随机存取存储器器件中。该静态随机存取存储器器件并不需要像动态随机存取存储器器件一样周期性地更新信号，以保存储存的数据。通常，该静态随机存取存储器器件是由静态随机存取存储器单元的阵列所组成。
首先请参照图1，其揭示一个传统的静态随机存取存储器单元的电路概要示图。与动态随机存取存储器器件将数据储存在电容器内有所不同的是，静态随机存取存储器器件是将数据储存在静态随机存取存储器单元内的一对相互连接的反向器，其包含N通道金属氧化层半导体(NMOS)晶体管11，12以及P通道金属氧化层半导体(PMOS)晶体管13，14，也就是大家所知的触发器(Flip-Flop)。以一种有六个晶体管的静态随机存取存储器单元为例，NMOS晶体管11的漏极连接至PMOS晶体管13的漏极，和NMOS晶体管12的漏极连接至PMOS晶体管14的漏极。NMOS晶体管11的栅极连接至PMOS晶体管13的栅极和NMOS晶体管12的漏极。NMOS晶体管12的栅极连接至PMOS晶体管14的栅极和NMOS晶体管11的漏极。此外，NMOS晶体管11的漏极连接至第一存取晶体管15的源极，和NMOS晶体管12的漏极连接至第二存取晶体管16的源极。此外，该第一存取晶体管15的漏极连接至一条位线20，和该第二存取晶体管16的漏极连接至n-位线22。此外，该第一存取晶体管15的栅极，和该第二存取晶体管16的栅极连接至字线24。PMOS晶体管13和PMOS晶体管14的源极连接至电源VDD，至于NMOS晶体管11和NMOS晶体管12的源极则连接至接地端。
其次参照图2，其公开一个传统的静态随机存取存储器单元阵列的电路概要示图。该静态随机存取存储器单元阵列，如图2所示，是一个(M+1)×(N+1)阵列，包含(M+1)行和(N+1)列的静态随机存取存储器单元。在该阵列的第0行(图2中最低的一行)的静态随机存取存储器单元连接至第0字线(图2中最低的一行，标示为WL0)。在该阵列第一行的静态随机存取存储器单元连接至第一字线，图2中标示为WL1，和该阵列第M行(图2中最高的一行)连接至第M字线，标示为WLM。另一方面，该阵列的第0列(图2中最左的一列)的静态随机存取存储器单元连接至第0位线和第0n-位线(图2中最左的一列，标示为BL0和n-BL0)。该阵列的第N列(图2中最右的一列)的静态随机存取存储器单元连接至第N位线和第Nn-位线(图2中最右的一列，标示为BLN和n-BLN)。
在该阵列中的每一个静态随机存取存储器单元连接至一个特定的字线和一个特定的位线和n-位线。每一个字线连接至一个X方向解码器，将描述于下列图3中。相似地，每一个位线和n-位线连接至一个特定的Y方向解码器，同样将描述于下列图3中。
接下来请照图3，其显示一个传统的静态随机存取存储器器件的概要示图。该静态随机存取存储器器件包含一个静态随机存取存储器单元阵列30，连接到一个X方向解码器32、一个第一Y方向解码器34、和一个第二Y方向解码器36。该X方向解码器32是一个字线解码器，被用来存取目的地址字线。该第一Y方向解码器34和该第二Y方向解码器36，被用来存取目的地址位线。配对一个指定的字线和一个指定的位线，便可以启动一个在该阵列中特定的静态随机存取存储器单元。该X方向解码器32和该第一Y方向解码器34，是由一个微控制器37所驱动，例如一个中央处理器或是一个特殊用途集成电流。
该第一Y方向解码器34是连接到一个第一检测放大器38，以及该第二Y方向解码器36是连接到一个第二检测放大器39。该第一检测放大器38和该第二检测放大器39，通过接收在位线和n-位线的差异互补信号，以及读取储存在每一特定静态随机存取存储器单元的数据(逻辑高电位”1”或逻辑低电位”0”)，用以获得静态随机存取存储器单元阵列的数据。此外，该第二检测放大器39连接至线缓冲器41，接着连接至一个液晶显示器源头或是其他目标。
为了延长行动电话的工作和待机时间，有需要使用低耗电的系统芯片驱动器。然而用来储存每一像素的图像信号的该静态随机存取存储器器件，消耗许多的功率。基于这个原因，有必要减少便携式系统芯片驱动器在操作和待机时的功率消耗。静态随机存取存储器器件消耗的功率越少，就会有越长的操作和待机时间。
此外，静态随机存取存储器器件的尺寸也是另一个重要的问题。通过减少静态随机存取存储器器件的尺寸，可以获得静态随机存取存储器器件较低的制造成本。
因此，有必要改善静态随机存取存储器器件的设计，以达成减少静态随机存取存储器器件的尺寸，和增加工作与待机的时间的目的。
发明内容
本发明的特定实施例，提出一个小尺寸高频宽的静态随机存取存储器器件。
本发明的特定实施例，公开一种静态随机存取存储器器件。该静态随机存取存储器器件包含许多行的静态随机存取存储器单元和一个线缓冲器静态随机存取存储器单元。每一行的静态随机存取存储器单元连接至一个字线。该线缓冲器静态随机存取存储器单元耦接至数行的静态随机存取存储器单元并连接至一个读取使能线。该读取使能线上的信号是在字线上的信号被启动后而启动的，其中在所述读取使能线上的被启动信号的持续时间与在所述字线上的被启动信号的持续时间有部份重叠。提供给该线缓冲器静态随机存取存储器单元的电源是被选择性地切断的。此外，在该读取使能线的信号被取消时，则提供电源给该线缓冲器静态随机存取存储器单元。
本发明的特定实施例，公开一个静态随机存取存储器器件。该静态随机存取存储器器件包含一个静态随机存取存储器单元阵列，一个X方向解码器，一个Y方向解码器，和一个Y元件。该静态随机存取存储器单元阵列包含至少一行的静态随机存取存储器单元，和至少一列的静态随机存取存储器单元。该X方向解码器连接至该静态随机存取存储器单元阵列，而且，该Y方向解码器也连接至该静态随机存取存储器单元阵列。该Y元件连接至该静态随机存取存储器单元阵列，并包含一行的静态随机存取存储器单元。
该Y元件可以包含有Y方向解码器、线缓冲器或检测放大器的功能。该Y元件亦可包含有结合Y方向解码器和线缓冲器的功能。该Y元件亦可包含有结合Y方向解码器和检测放大器的功能。该Y元件亦可包含有结合线缓冲器和检测放大器的功能。该Y元件亦可包含有结合Y方向解码器、线缓冲器和检测放大器的功能。
在本发明的特定实施例中，一个静态随机存取存储器单元阵列包含至少一列的静态随机存取存储器单元，和至少两行的静态随机存取存储器单元，其中前述至少两行静态随机存取存储器单元中的其中一行，充当线缓冲器和检测大器。
在本发明的特定实施例中，一个静态随机存取存储器单元阵列包含至少一列的静态随机存取存储器单元，和至少两行的静态随机存取存储器单元，其中前述至少两行静态随机存取存储器单元中的其中一行，充当Y方向解码器和检测大器。
在本发明的特定实施例中，一个静态随机存取存储器单元阵列包含至少一列的静态随机存取存储器单元，和至少两行的静态随机存取存储器单元，其中所述至少两行静态随机存取存储器单元中的其中一行，充当线缓冲器和Y方向解码器。
在本发明的特定实施例中，一个静态随机存取存储器单元阵列包含至少一列的静态随机存取存储器单元，和至少两行的静态随机存取存储器单元，其中上述至少两行静态随机存取存储器单元中的其中一行，充当Y方向解码器、线缓冲器和一个检测大器。
本发明的特定实施例，可以用于有机发光二极管(OLEDs)，超扭曲向列液晶显示器(STN LCDs)，彩色超扭曲向列液晶显示器(CSTN LCDs)，和薄膜晶体管液晶显示器(TFT LCDs)的驱动器。
图1是根据先前技术的一个传统静态随机存取存储器单元的电路概要示图；图2是根据先前技术的一个传统静态随机存取存储器单元阵列的电路概要示图；图3是根据先前技术的一个传统静态随机存取存储器器件的概要示图；图4是根据本发明的一个实施例的一个静态随机存取存储器器件的概要示图；图5是根据本发明的一个实施例的一个静态随机存取存储器单元阵列和该Y元件的电路概要示图；以及图6是根据本发明的一个实施例的一个静态随机存取存储器器件读取的时序概要示图。
主要器件符号说明11、12N通道金属氧化层半导体(NMOS)晶体管13、14P通道金属氧化层半导体(PMOS)晶体管15第一存取晶体管16第二存取晶体管20位线22n-位线24字线30静态随机存取存储器单元阵列32X方向解码器34、36Y方向解码器37控制器38、39检测放大器
40Y元件41线缓冲器具体实施方式
首先参照图4，其显示本发明的一个实施例所公开之静态随机存取存储器器件的概要示图。该静态随机存取存储器器件包含一个静态随机存取存储器单元阵列30，连接至一个X方向解码器32、一个第一Y方向解码器34和一个Y元件。
该静态随机存取存储器单元阵列30是由一个包含许多静态随机存取存储器单元的阵列所构成。每一个静态随机存取存储器单元中的数据是被储存在一对相互连接的反向器中，也就是大家所知的触发器。第一反向器的漏极端和第二反向器的漏极端分别连接至第一负载和第二负载。以一个六晶体管的静态随机存取存储器单元而言，第一负载和第二负载都是晶体管，通常是薄膜晶体管。以一个四晶体管的静态随机存取存储器单元而言，第一负载和第二负载被换成两个低导电性被动多晶电阻。此外，第一反向器的漏极端连接到第一存取晶体管的源极端，第二反向器的漏极端则连接到第二存取晶体管的源极端。此外，第一存取晶体管的漏极端连接至一条位线，至于第二存取晶体管的漏极端则连接至一条n-位线。此外，第一存取晶体管的栅极端和第二存取晶体管的栅极端连接至一条字线。此外，第一负载和第二负载连接至电压源VDD而第一反向器和第二反向器的源极端连接至接地端。
该X方向解码器32是一个字线解码器，被用来存取目的地址字线。该第一Y方向解码器34，被用来存取目的地址位线。通过将指定的字线和指定的位线配对，可以启动一个在该阵列中特定的静态随机存取存储器单元。该X方向解码器32和该第一Y方向解码器34是由一个微控制器37所驱动，例如一个中央处理器或是一个特殊用途集成电路。
该第一Y方向解码器34连接到一个第一检测放大器38，通过接收在位线和n-位线的差异互补信号，以及读取储存在每一特定静态随机存取存储器单元的数据(逻辑高电位”1”或逻辑低电位”0”)，用以获得静态随机存取存储器单元阵列的数据。Y元件40当成是检测放大器和线缓冲器，且可以直接连接至一个液晶显示器源头或是其他目标。
其次参照图5，其呈现本发明的一个实施例所公开的静态随机存取存储器单元阵列30和Y元件40的电路概要示图。该静态随机存取存储器单元阵列，如图5所示，是一个(M+1)×(N+1)阵列，包含(M+1)行和(N+1)列的静态随机存取存储器单元。在该阵列30中的第0行(图5中最低的一行)静态随机存取存储器单元连接至第0字线(图5中最低的一行，标示为WL0)。在该阵列的第一行静态随机存取存储器单元连接至第一字线，于图5中标示为WL1；该阵列的第M行(图5中次高的一列)连接至第M字线，于图5中标示为WLM。另一方面，该阵列中的第0列(图5中最左的一列)静态随机存取存储器单元连接至第0位线和第0n-位线(图5中最左的一列，标示为BL0和n-BL0)。该阵列的第N列(图5中最右的一列)静态随机存取存储器单元连接至第N位线和第Nn-位线(图5中最右的一列，标示为BLN和n-BLN)。
根据本发明的一个实施例，该Y元件40是图5中静态随机存取存储器单元阵列中一整行的静态随机存取存储器单元的复制。Y元件的静态随机存取存储器单元的存取晶体管的每一栅极连接至一读取使能线，于图5中标示为”Read-En”。储存在Y元件40的数据能够由读取使能线所控制，因此它将不受操作中的静态随机存取存储器单元所影响。此外，该Y元件40的电源线和接地线，可以独立于静态随机存取存储器单元阵列之外。该提供给Y元件40的电源可被选择性地切断。
由于Y元件40是由原始静态随机存取存储器单元阵列的一个行所构成，且具有在先前技术中所提及的检测放大器和线缓冲器的功能，因此本发明的Y元件40的尺寸大大的减少。
参照图6，其呈现与本发明的一个实施例所公开之静态随机存取存储器器件的读取时序概要示图。
根据本发明的特定实施例，每当一个字线被选定，所有储存在连接该字线的静态随机存取存储器单元的数据都会被读到由读取使能线所控制的Y元件40。换而言之，储存在静态随机存取存储器单元的一行或多于两行的数据可以在一个单一的扫瞄步骤被读到Y元件40中。相较于先前技术，需要一个接着一个扫瞄静态随机存取存储器单元，本发明的特定实施例，Y元件40，可以显著的减少功率消耗。
与本发明的特定实施例一致，一个静态随机存取存储器器件包含许多行的静态随机存取存储器单元和一个线缓冲器静态随机存取存储器单元。每一行的静态随机存取存储器单元连接至一个字线，而且由该字线上的信号所控制。该线缓冲器静态随机存取存储器单元耦接至许多行的静态随机存取存储器单元，并连接至一读取使能线且由读取使能线上的信号所控制。该读取使能线上的信号是在字线上的信号被启动后而启动，其中在所述读取使能线上的被启动信号的持续时间与在所述字线上的被启动信号的持续时间有部份重叠。提供给线缓冲器静态随机存取存储器单元的电源可以被选择性地切断，例如在字线上所启动的信号的持续期间。此外，在读取使能线上的信号被取消时，则重新连接电源给该线缓冲器静态随机存取存储器单元。
总而言之，根据本发明的特定实施例所公开的Y元件设计，可以减少整个静态随机存取存储器器件的尺寸和消耗功率。
根据所公开的实施例所产生的不同修改和变化，对于本领域技术人员而言是很明显的，并且不会偏离本发明的范围和精神。从说明书的考虑和本发明的实行，本发明的其他实施例对于本领域技术人员而言是很明显的。在此所提及的说明书和范例只是用于说明的范例而已，本发明的真正范围是根据权利要求来定义的。
权利要求
1.一种静态随机存取存储器器件，包含多行静态随机存取存储器单元，其中，每一行静态随机存取存储器单元耦接到一个字线；以及线缓冲器静态随机存取存储器单元，耦接至所述多行静态随机存取存储器单元，并连接至一个读取使能线；其中，当所述字线上的信号被启动后，所述读取使能线上的一个信号也被启动，其中，在所述读取使能线上的被启动信号的持续时间与在所述字线上的被启动信号的持续时间有部份重叠。
2.如权利要求1所述的静态随机存取存储器器件，其中，提供给所述线缓冲器静态随机存取存储器单元的电源是被选择性地切断。
3.如权利要求2所述的静态随机存取存储器器件，其中，在所述读取使能线的信号被取消时，则提供电源给所述线缓冲器静态随机存取存储器单元。
4.一种静态随机存取存储器器件，其包含静态随机存取存储器单元阵列，其包含至少一行的静态随机存取存储器单元和至少一列的静态随机存取存储器单元；X方向解码器，其中，所述X方向解码器连接至所述静态随机存取存储器单元阵列；Y方向解码器，其中，所述Y方向解码器连接至所述静态随机存取存储器单元阵列；以及Y元件，其包含一行的静态随机存取存储器单元，其中，所述Y元件连接至所述静态随机存取存储器单元阵列。
5.如权利要求4所述的静态随机存取存储器器件，还包含连接至所述Y方向解码器的检测放大器。
6.如权利要求5所述的静态随机存取存储器器件，其中，所述检测放大器连接至微控制器。
7.如权利要求4所述的静态随机存取存储器器件，其中，所述Y元件的功能是线缓冲器。
全文摘要
一种静态随机存取存储器器件，其包含多行的静态随机存取存储器单元，以及一个线缓冲器静态随机存取存储器单元。每一列静态随机存取存储器单元是由一个字线所控制。该线缓冲器静态随机存取存储器单元耦接到该多行的静态随机存取存储器单元，并由一个读取使能线所控制。当字线上的信号被启动后，读取使能线的信号就会被启动，其中，在所述读取使能线上的被启动信号的持续时间与在所述字线上的被启动信号的持续时间有部份重叠。该提供给线缓冲器静态随机存取存储器单元的电源被选择性地切断。此外，在读取使能线上的信号被取消时，则提供电源给该线缓冲器静态随机存取存储器单元。
文档编号G11C11/418GK101038787SQ20071008558
公开日2007年9月19日 申请日期2007年3月12日 优先权日2006年3月13日
发明者江政隆, 邱明正 申请人:奇景光电股份有限公司