专利名称：用于控制终端阻抗的电路和方法
技术领域：
本发明涉及终端阻抗控制电路及其控制方法，并且更特别地涉及用于 支持用于双倍数据速率(DDR) 3半导体存储器装置的动态内建终端 (on誦die termination, ODT)操作的ODT控制电路。
背景技术：
随着逐渐需要增加半导体存储器装置的容量/速度，开发了 DDR SDRAM (同步动态随MM储器)并且提出了各种新的概念以提高半 导体存储器装置的数据传输速度。其中，终端电阻，即阻抗匹配是有助于
装置间的信号传输的一个非常重要的因素。
如果没有恰当地实现相互发送信号的装置间的阻抗匹配，则传输信号 可能^L^射，由此导致信号传输中的误差。然而，当将固定电阻应用到装 置的终端以匹配阻抗时，可能由于如集成电路的老化、温度变化和制造工 艺的各种因素而不能恰当地实现阻抗匹配。为了解决这个问题，最近提议 了一种通过调节相互并联连接的导通的晶体管的数量而控制终端电阻，从 而使电P且值可以与外部参考电阻值相匹配的技术。
为此概念提供的一种设备是ODT控制电路。传统的ODT控制电路 公开在名为 "Circuit for controlling enable/disable operation of termination apparatus"的韩国专利登记No. 10-0625298中。
如果半导体存储器装置具有DDR3 SDRAM的级别，则根据由 JEDEC (电子设备工程联合委员会)建立的规范必须在半导体存储器装 置中支持动态ODT操作。术语"动态ODT操作"指的是用于控制提供 在芯片中的终端电阻器的操作，从而在输入写入命令时，终端电阻器具有适于数据输入的终端电阻值，而不需重建模式寄存器组等。
半导体存储器装置的接口的终端方案和电阻值可以根据数据输入和
数据输出而改变。在数据输出的情况下，关于输A/输出垫(DQ塾)而执 行上拉或下拉端接以输出"高"或"低"数据。在数据输入的情况下，输 "输出塾(DQ垫)以预定电阻值(与数据输出情况的电阻值不同)被上 拉或下拉端接以接收数据。在以动态ODT操作支持的DDR3级的半导体 存储器装置的情况下，ODT操作可根据数据输入，即即使仅写入命令被 输入到半导体存储器装置，来稳定地执行。
传统的ODT控制电路仅控制ODT电路的启动或禁止操作。然而， 由于对DDR3级的半导体存储器装置必须另外地支持动态ODT操作，因 此ODT控制电路必须根据数据输/v/输出而控制ODT电路的动态ODT
^Mt的开始模式和结A^式。
发明内容
本发明的实施例涉及提供一种能够控制DDR3级的半导M储器装 置中的动态ODT操作的ODT控制电路及其控制方法。
根据本发明的一个方面，提供一种终端阻抗控制电路，该终端阻抗控 制电路包括计数器单元，被配置成计数外部时钟和内部时钟以分别输出第 一代码和第二代码；以及动态控制器，被配置成通过响应于写入命令而比 较第 一代码与第二代码以启动动态终端操作并且在动态终端操作被启动 之后经过根据突发长度确定的预定时间之后禁止动态终端操作。
根据本发明的一个方面，提供一种内建终端控制电路，该电路包括计 数器单元，被配置成计数外部时钟和内部时钟以分别输出第一代码和第二
代码；存储单元，被配置成响应于写入命令而存储第一代码；动态启动单 元，被配置成通过比较存储单元中存储的第一代码与第二代码而输出用于 启动动态终端操作的信号；加法单元，被配置成通过将根据突发长度而确 定的预定值加到所存储的第一代码而输出作为结果的值；以及动态禁止单 元，被配置成通过比较作为结果的值与第二代码而输出用于禁止动态终端 操作的信号。
根据本发明的一个方面，提供一种用于控制内建终端操作的方法，该 方法包括通过分别计数外部时钟和内部时钟而产生第 一代码和第二代 码；通过响应于写入命令而比较第一代码与第二代码来启动动态终端操作；以及在启动动态终端操作之后经过才艮据突发长度确定的预定时间之后 禁止动态终端操作。
根据本发明，在数据输yV/输出时，提供在芯片中的终端电路(终端 设备)精确地i^A/退出动态ODT操作模式。此外，通过考虑根据突发长 度的预定值而调节用于动态ODT操作的时间，由此容易地调节动态ODT 操作的裕度。本发明可应用于执行ODT操作的各种产品。
图l是示出了根据本发明的实施例的ODT控制电路的框图2是示出了图1中所描绘的动态控制器的操作的信号时序图3是产生图2中所描绘的WT_STARTP的信号时序图4是示出了图1中所描绘的常规控制器的操作的信号时序图5是产生图4中所描绘的ODT一STARTP信号和ODT_ENDP信号 的信号时序图6是示出了图1的动态控制器的示意性的电路图。
具体实施例方式
此后，将参考附图详细描述根据本发明的半导体存储器装置。
图1是示出了根据本发明的实施例的ODT控制电路的框图。
如图1所示，本发明的ODT控制电路包括计数器单元110和控制 ODT电路的动态操作的动态控制器120。计数器单元110计数外部时钟 EXTCLK以输出第一代码EXTCNT<2:0>，并计数内部时钟DLLCLK2 以输出第二代码DLLCNT<2:0>。动态控制器120通过响应于写入命4^ft 号WT_STARTP而比较第 一 代码EXTCNT<2:0>与第二代码 DLLCNT<2:0>来启动动态终端操作，并在从动态终端IMt的启动时间开 始经过根据BL (burstlength,突发长度)确定的预定时钟之后，禁止该 动态终端^作。
ODT控制电路还包括用于控制常规操作而不是ODT电路的动态操 作的常规控制器130。提供时钟分割器101和复制延迟线(replica delay line) 102以向ODT控制电路提供内部时钟DLLCLK2和外部时4EXTCXK。
时钟分割器101通it)^迟锁定环(delay locked lo叩，DLL)而接收 延迟锁定的内部时钟DLLCLKl ，并输出在重置信号RST被释放时触发 的内部时钟DLLCLK2。时钟分割器101防止内部时钟DLLCLK2触发， 直至重置信号RST被释放。也就是说，延迟锁定的内部时钟DLLCLKl 与内部时钟DLLCLK2不同之处在于内部时钟DLLCLK2在不，发的
情况下维持预定7jC平，直到重置信号被^r放。
复制延迟线102是表示内部时钟DLLCLK2和外部时钟EXTCLK之 间的时间差的块。复制延迟线102响应于内部时钟DLLCLK2而基于所 述时间差输出外部时钟EXTCLK。
计数器单元110计数外部时钟EXTCLK以输出第一代码 EXTCNT<2:0> ,并计数内部时钟DLLCLK2以输出第二代码 DLLCNT<2:0>。第一代码EXTCNT〈2:0具有初始值"0"，而第二代码 DLLCNT〈2:0〉具有根据CAS (Column Address Strobe,列地址选通)写 入等待时间(CAS Write Latency, CWL)确定的特定的初始值。CWL 具有根据工作频率设置的标准值。因此，表述"初始值根据CWL而确定" 指的是"初始值根据工作频率而确定"。
动态控制器120响应于写入^^Ht号WT—STARTP (基于写入命令 而产生，稍后对其进行详细说明)在特定、时间点存储第一代码 EXTCNT<2:0>。另外，动态控制器120将第一代码EXTCNT<2:0> (因 为存储在动态控制器120中，该第一代码的值不变化)与第二代码 DLLCNT<2:0> (因为被连续计数，该第二代码的值增加)相比较，并且 在第一代码EXTCNT〈2:0的值等于第二代码DLLCNT〈2:0的值时启动 动态终端操作。另外，动态控制器120将根据BL确定的预定值加到第一 代码EXTCNT<2:0>，并且在第一代码的作为结果的值(因为该值是通过 将预定值加到所存储的第一代码而得到的，因此该值不变化)等于第二代 码DLLCNT〈2:0的值时禁止动态终端^作。动态控制器120在本发明中 非常重要，稍后参照附图对其进行详细说明。
常规控制器130响应于基于从外部存储器控制器输入的外部命令而 产生的命令信号ODT_STARTP和ODT_ENDP而控制常规终端操作。
图2是示出了图1中所描绘的动态控制器120的操作的信号时序图。
由于内部时钟DLLCLK2和外部时钟EXTCLK在重置信号RST被释放前不被触发，因此第一代码EXTCNT〈2:0的值和第二代码 DLLCNT〈2:0的值在不被计数的情况下被固定到其初始值。参考图2， 第一代码EXTCNT〈2:0具有初始值"0",并且第二代码DLLCNT<2:0> 具有初始值"5"。如上所述，第二代码的初始值根据CWL而确定。如果 重置信号RST被释放，则第一代码EXTCNT〈2:0和第二代码 DLLCNT〈2:0被计数。此时，由于外部时钟EXTCLK通过延迟内部时 钟DLLCLK而产生，因此第一代码EXTCNT〈2:0在第二代码 DLLCNT〈2:0之后开始计数。
在此状态下，如果从外部输入写入命令，则写入命令信号 W1^STARTP响应于写入命令而被启动。此时，第一代码EXTCNT〈2:0 的^被存储(在图2的情况下，1被存储)。另外，如果第二代码 DLLCNT〈2:0的值变为等于所存储的第一代码EXTCNT〈2:0的值，则 WT_DLL—STARTBP信号被启动为"低"。WT_DLL_STARTBP信号启 动DYNAMIC_ODTEN信号，该DYNAMIC_ODTEN信号用于控制动态 终端操作，从而开始动态终端操作。
此后，将ii行关于动态终端操作的结束的描述。根据BL确定的预定 值被加到响应于写入命令而存储的第一代码EXTCNT〈2:0的值"1"。如 果BL为8，则响应于时钟的上升沿/下降沿输入8个数据，因此需要四个 时钟来接收数据。才艮据本说明书，通过考虑时序裕度而提供六个时钟。此 外，如果BL为4，则提供四个时钟，其中两个时钟用于接收数据，考虑 到时序裕度而提供其余两个时钟。
因此，如果BL为8,则值"6"被加到所存储的第 一代码EXTCNT<2:0> 的值"1"(图2示出了 BL=8,因此第一代码EXTCNT〈2:0的值变为1 + 6 = 7)。如果BL为4,则值"4"被加到所存储的第一代码EXTCNT<2:0> 的值'T，(也就是说，所加的值为(BL/2) +2)。另外，比较第一代码 EXTCNT〈2:0的作为结果的值"7"与第二代码DLLCNT〈2:0的值。如 果第二代码DLLCNT〈2:0的值变为等于第一代码EXTCNT〈2:0的值 "7 "，则WT_DLL—ENDBP信号被启动为"低"，由此禁止 DYNAMIC—ODTEN信号。也就是说，动态终端操作结束。
以此方式，根据本发明的动态控制器120从输入写入命令经过预定时 间之后启动动态终端操作，并在确保预定裕度和数据输入时间后禁止动态 终端操作。
图3是产生图2中所描绘的写入命^Ht号WT STARTP的信号时序图。
基本上，写入命令信号WT_STARTP响应于写入命令而被启动。如 图3所示，对应于写入命令的外、CAS命令被输入，且然后写入命4^ft 号WT一STARTP在考虑AL (习惯性等待时间)而经过预定时间之后被 启动。
具体地，如果输入对应于写入命令的外部CAS命令，则命令输入緩 冲器通过将外部CAS命令与时钟CLK同步而接收外部CAS命令。然后， 在输入的CAS命令通过内部电路而延迟后，写入命^HI"号WT一STARTP 响应于被延迟的CAS命令而被启动。也就是说，写入+令信号 WT—STARTP在输入到命令输入緩冲器中的外部CAS命令M迟预定时 间后被启动。作为参考，写入命令信号WT一STARTP的脉冲宽度可以根 据裕度等而设置。
图4是示出了图1中所描绘的常规控制器130的操作的信号时序图。
由于内部时钟DLLCLK2和外部时钟EXTCLK在重置信号RST被 释放前不被触发，因此第一代码EXTCNT<2:0>和第二代码 DLLCNT〈2:0的值在不计数的情况下被固定到其初始值。参考图4，第 一代码EXTCNT〈2:0具有初始值"0"，并且第二代码DLLCNT〈2:0具 有初始值"5"。如上所述，第二代码的初始值根据CWL而确定。如果重 置信号RST被释放，则第一代码EXTCNT<2:0>和第二代码 DLLC1VK2:0被计数。此时，由于外部时钟EXTCLK通过延迟内部时 钟DLLCLK而产生，因此第一代码EXTCNT〈2:0在第二代码 DLLCNT〈2:0后开始计数。
在此状态下，响应于来自外部存储器控制器的命令而产生的 ODT—STARTP信号被启动。此时，第一代码EXTCNT〈2:0被存储(在 图4"情况下，l被存储)。此外，如果第二代码DLLCNT〈2:0的值变得 等于所存储的第一代码EXTCNT〈2:0〉的值，贝'J ODT—DLL—STARTBP 信号被启动为"低"。ODT_DLL—STARTBP信号启动用于控;j常规终端 操作的ODTEN信号，从而开始蒂规终端操作，所述常规终端操作指的是 传统的终端^Mt,而不是动态终端^Mt。
结束常规终端操作的步骤类似于开始常规终端操作的步骤。也就是 说，响应于来自外部存储器控制器的命令而产生的ODl^ENDP信号被启 动。此时，第一代码EXTCNT〈2:0的值被存储(在图4的情况下，6被存储)。此外，如果第二代码DLLCNT〈2:0的值变得等于所存储的第一 代码EXTCNT〈2:0的值，则ODT_DLL—ENDBP信号被启动为"低"。 ODT—DLL—ENDBP信号禁止用于控制常规终端操作的ODTEN信号，从 而使j规(端操作结束。
也就是说，常规终端操作的开始和结束基本上通过外部存储器控制器 而控制。
图5是产生图4中所描绘的ODT—STARTP信号和ODT_ENDP信号 的信号时序图。
通常，ODT—STARTP信号和ODTENDP信号通过外部命令ODT 而产生，该外部+令ODT与ODT操作^"关，从被称作芯片组的外部存 储器控制器输入。外部命令ODT通过考虑设置保持条件等而从外部存储 器控制器输入。外部命令ODT与内部时钟同步输入并且考虑到习惯性等 待时间而延迟预定时间以产生ODT—COM信号。此外，当ODT—COM信 号被启动和禁止时，作为脉冲信号的ODT_STARTP信号和ODT一ENDP 信号分别被启动。
图6是示出了图1的动态控制器120的示意性的电路图，该动态控制 器120如图2所示操作。
参考图6,动态控制器120包括存储单元610、动态启动单元620、 加法单元630和动态禁止单元640。存储单元610响应于根据写入命令产 生的写入命4^ft号WT—STARTP来存储第一代码EXTCNT<2:0>。动态 启动单元620输出信号WT_DLL_STARTBP以通过将存储单元610中存 储的第一代码EXTCNTLATCH〈2:0与第二代码DLLCNT〈2:0相比较 而启动动态终端操作。加法单元630通过将根据BL而确定的预定值加到 存储单元610中存储的第一代码EXTCNTLATCIK2:0的值而输出作为 结果的值EXTCHTLATCH_AD<2:0>。动态禁止单元640输出信号 WT—DLL_ENDBP以通过将从加法单元630输出的作为结果的值 EXTCHTLATCH一AD〈2:0与第二代码DLLCNT〈2:0相比较而禁止动
态终端^Mt。
此外，动态控制器120可以进一步包括OFT (on-the-fly，动态) 控制电路650，该OFT控制电路650将BL信息提供到加法单元630;以 及SR锁存器660，该SR锁存器660通过组合动态启动单元620和动态 禁止单元640的输出信号WT—DLL_STARTBP和WTDLL—ENDBP(脉沖信号)，产生电平信号DYNAMIC_ODTEN以启动或禁止动态终端操 作，该动态终端操作在电平信号为高B 被启动并且在电平信号为低时被禁 止。
存储单元610包括触发器(flip-flop )。该触发器与写入命令信号 WT—STARTP同步地存储第一代码EXTCNT<2:0>，所述写入命4^ft号 WT一STARTP在从写入命令经过预定时间后被启动。
动态启动单元620包括异或非门和与非门。异或非门将在存储单元 610中存储的第一代码EXTCNTLATCH<2:0>与第二代码DLLCNT<2:0> 相比较。与非门执行关于异或非门的输出值的逻辑运算。
加法单元630包括全加器，该全加器将"(BL/2) +2"的值加到存 储单元610中存储的第一代码EXTCNTLATCH<2:0>。
动态禁止单元640包括异或非门和与非门。异或非门将加法单元630 的输出值EXTCNTLATCH—ADD〈2:0〉与第二代码DLLCNT〈2:0相比 较。与非门执行关于异或非门的输出值的逻辑操作。
提供OTF控制电路650以支持OTF操作模式。在DDR3存储器装 置中，BL可由MRS设为BL=4， BL=8，以及OTF。如果BL被设为OTF， 则BL不被预设为4或8，而是在输入读取命令或写入命令时根据地址数 12的值(1或0)而确定为4或8。也就是说，OTF是一种用于设置BL 的方案。因为当采用动态终端模式时使用OTF控制电路650，因此写入 命令信号WT一STARTP以如下方式被输入到OTF控制电路650，使得写 入命^Ht号WT_STARTP可被用作触发信号。
不考虑由MRS直接设置或根据OTF模式确定的BL的值，OTF控 制电路用以向加法单元提供BL信息。
SR锁存器660输出动态终端电平信号DYNAMIC_ODTEN，该动态 终端电平信号DYNAMIC_ODTEN根据动态启动单元620的输出信号 WT_DLL_STARTBP而设置，并根据动态禁止单元640的输出信号 WT_DLL—ENDBP而重置。
动态控制器120具有如图6所示的结构并且图2详细地示出了该动态 控制器120的IMt,因此以下将不再进一步描述动态控制器120的^Mt。
常规控制器130根据由外部控制器产生的信号ODT_STARTP和 ODT一ENDP而启动/禁止常规终端操作。常规控制器130 "启动/禁止方 案类似于用于动态终端操作的动态控制器120的启动方案。因此，常规控制器130可以包括配置类似于存储单元610和动态启动单元620的配置的 两对电路。本发明着重于动态控制器120而不是常规控制器130,并且本 领域技术人员可以容易地实现常规控制器130，因此常规控制器130的描 述将被省略。
此后，将参考图l-6描述根据本发明的控制ODT操作的方法。
根据本发明的控制ODT操作的方法包括以下步骤通过计数外部时 钟EXTCLK而产生第一代码EXTCNT<2:0>，并且通过计数内部时钟 DLLCLK2而产生第二代码DLLCNT〈2:0;响应于写入命令，也就是响 应于由写入命令产生的写入命^HI"号WT_STARTP而通过将第一代码 EXTCNT〈2:0与第二代码DLLCNT〈2:0^目比较来启动动态终端操作； 以及在启动动态终端操作之后经过根据突发长度确定的预定时间之后，禁 止该动态终端^Mt。
具体地，启动动态终端操作的步骤包括以下步骤响应于写入命^Hf 号WT_STARTP而存储第一代码EXTCNT<2:0>;以及将第二代码 DLLCNT〈2:0与所存储的第一代码EXTCNTLATCH〈2:0相比较。
此外，禁止动态终端操作的步骤包括以下步骤将根据突发长度确定 的预定值((BL/2) +2)加到所存储的第一代码EXTCNTLATCH〈2:0; 以及将第二代码DLLCNT<2:0>与第一代码的作为结果的值 EXTCNTLATCH—ADD〈2:0相比较。
以此方式，根据本发明的ODT控制电路可以准确地控制新加到 DDR3级半导体存储器装置的动态终端操作的开始和结束。此外，本发明 适用于执行动态终端IMt的各种产品。
虽然已为示例的目的而公开了本发明的优选实施例，但是本领域技术 人员将意识到在不背离由所附权利要求定义的本发明的范围和精神的情 况下可以进行各种修改、添加和替换。
权利要求
1. 一种终端阻抗控制电路，包括计数器单元，被配置成计数外部时钟和内部时钟以分别输出第一代码和第二代码；以及动态控制器，被配置成通过响应于写入命令而比较所述第一代码与所述第二代码以启动动态终端操作，并在所述动态终端操作被启动后经过预定时间后禁止所述动态终端操作。
2.根据权利要求l所述的终端阻抗控制电路，其中所述内部时钟包 括延迟锁定环的输出时钟。
3.根据权利要求2所述的终端阻抗控制电路，其中所述外部时钟通 过由复制延迟线延迟所述内部时钟而产生。
4.根据权利要求l所述的终端阻抗控制电路，其中所述第一代码和 所述第二代码响应于重置信号的释放而被计数。
5.根据权利要求4所述的终端阻抗控制电路，其中所述第二代码的 初始值根据列地址选通写入等待时间而确定。
6.根据权利要求l所述的终端阻抗控制电路，其中所述预定时间根 据突发长度而确定。
7.根据权利要求6所述的终端阻抗控制电路，其中当响应于所述写 入命令而存储的所述第一代码的值变为等于所述第二代码的值时，所述动 态控制器启动所述动态终端操作，并且当通过将根据所述突发长度确定的 预定值加到所述存储的值而获得的所述第一代码的值变为等于所述第二 代码的值时，禁止所述动态终端^作。
8.根据权利要求6所述的终端阻抗控制电路，其中所述第一代码被 存储，同时与在输入所述写入命令之后启动的信号同步。
9.根据权利要求l所述的终端阻抗控制电路，其中所述预定时间对 应于若干参考时钟且具有((突发长JL/2 ) + 2 )的值。
10. —种内建终端控制电路，包括存储单元，被配置成响应于写入命令而存储第一代码；动态启动单元，被配置成通过比较在所述存储单元中存储的第 一代码 与第二代码而输出用于启动动态终端操作的信号；加法单元，被配置成通过将预定值加到所存储的所述第一代码而输出 作为结果的值；以及动态禁止单元，被配置成通过将所述作为结果的值与所述第二代码相 比较而输出用于禁止所述动态终端操作的信号。
11.根据权利要求10所述的内建终端控制电路，其中所述第二代码 通过计IU^迟锁定环的输出时钟而产生。
12.根据权利要求ll所述的内建终端控制电路，其中所述第一代码 通过计数经复制延迟线延迟的所述内部时钟而产生。
13.根据权利要求10所述的内建终端控制电路，其中所述第一代码 和第二代码响应于重置信号的释放而被计数。
14.根据权利要求10所述的内建终端控制电路，其中所述第二代码 的初始值根据列地址选通写入等待时间而确定。
15.根据权利要求10所述的内建终端控制电路，其中所述存储单元 包括触发器，所述触发器存储所述第一代码，同时与在输入所述写入命令后启动的信号同步。
16. 根据权利要求10所述的内建终端控制电路，其中所述动态启动 单元包括异或非门，用于将所存储的第一代码与所述第二代码相比较；以及 与非门，用于对异或非门的输出值执行逻辑操作。
17. 根据权利要求10所述的内建终端控制电路，其中所述加法单元 包括全加器，该全加器将((突发长t2) +2)的值加到所存储的第一代 码。
18. 根据权利要求10所述的内建终端控制电路，其中所述动态禁止 单元包括异或非门，用于比较所述作为结果的值与所述第二代码；以及 与非门，用于对所述异或非门的输出值执行逻辑运算。
19. 根据权利要求10所述的内建终端控制电路，还包括SR锁存器， 该SR锁存器被配置成根据所述动态启动单元的输出信号而设置，且根据 所述动态禁止单元的输出信号而重置。
20.根据权利要求10所述的内建终端控制电路，还包括常规控制器， 该常规控制器被配置成控制响应于从外部存储器控制器输入的命令而执 行的常规终端操作。
21.根据权利要求10所述的内建终端控制电路，其中所述预定时间 根据突发长度而确定。
22. —种用于控制内建终端^Mt的方法，该方法包括 通过分别计数外部时钟和内部时钟而产生第 一代码和第二代码;响应于写入命令，通过比较所述第 一代码与所述第二代码来启动动态终端^Mt;以及
23. 根据权利要求22所述的方法，其中启动所述动态终端操作包括: 响应于所述写入命令而存储所述第一代码；以及将所述第二代码与所存储的第 一代码相比较。
24. 根据权利要求22所述的方法，其中所述预定时间根据突发长度 而确定。
25.根据权利要求24所述的方法，其中禁止所述动态终端操作包括: 将根据所述突发长度确定的预定值加到所存储的第一代码；以及 比较所述第二代码与被加的第 一代码。
全文摘要
一种终端阻抗控制电路，该终端阻抗控制电路能够在DDR3级的半导体存储器装置中控制动态ODT操作。终端阻抗控制电路包括计数器单元，被配置成计数外部时钟和内部时钟以分别输出第一代码和第二代码；以及动态控制器，被配置成通过响应于写入命令而比较所述第一代码与所述第二代码来启动动态终端操作，并且在所述动态终端操作被启动后经过根据突发长度确定的预定时间后禁止所述动态终端操作。
文档编号G11C11/4093GK101425325SQ20081016796
公开日2009年5月6日 申请日期2008年10月16日 优先权日2007年11月2日
发明者金庚焕, 金敬勋 申请人:海力士半导体有限公司